单片机p02.pptVIP

2.3.3 外部数据存储器 见2.4节 第64页/共94页 2.4 MCS-51外部存储器的连接 存储器扩展原因： 部分型号CPU没有内置EPROM或OTP ROM； 片内数据存储器容量不够； I/O引脚数目不够。 第65页/共94页 扩展时，需考虑： (1) ?CPU三总线(地址总线、数据总线、控制总线)的负载能力。 (2) 确定存储器三总线与CPU三总线之间的连接方式。 (3) ?CPU读写时序与存储器存取速度的匹配问题。 存储器的读写速度应与CPU要求的读写速度相同或更快。 第66页/共94页 2.4.1 CPU地址线与存储器地址线的连接 1. 全译码法 图2-12 存储器与CPU的连接方式一(全译码法) 地址范围： IC1：0000H-3FFFH IC2：4000H-7FFFH 第67页/共94页 2. 部分译码法 图2-13 存储器与CPU的连接方式二(部分译码法) 地址范围： IC1：0000H-3FFFH（A15A14=00） 8000H-BFFFH（A15A14=10） IC2：4000H-7FFFH（A15A14=01） C000H-FFFFH（A15A14=11） 第68页/共94页 3. 线选法 图2-14 存储器与CPU的连接方式三（线选法） 地址范围： IC1：2000H-3FFFH（A15A14A13=001） IC2：4000H-5FFFH（A15A14A13=010） 当A15A14A13=011时，IC1、IC2同时选中。 第69页/共94页 2.4.2 MCS-51控制系统中程序存储器的连接 图2-15 单片EPROM存储器芯片与80C31 CPU的连接 第70页/共94页 由于MCS-51采用地址/数据分时复用技术，低8位地址A7～A0与数据总线D7～D0分时使用P0口引脚，因此在存储器低8位地址A7～A0之间需要加74LS373地址锁存器，利用ALE地址锁存信号下降沿将低8位地址信号A7～A0锁存在74LS373中，以便P0口作为数据总线使用。 第71页/共94页 2.4.3 数据存储器的连接 图2-16 MCS-51系列单片机与SRAM存储器的连接 地址范围：0000H-7FFFH 第72页/共94页 图2-16 MCS-51系列单片机与SRAM存储器的连接 A15A14=01 地址范围?A13=0）4000H-5FFFH 第73页/共94页 图2-17 MCS-51系列单片机数据存储器、扩展I/O口片选信号通用电路 第74页/共94页 8000H～87FFH 8800H～8FFFH 9000H～97FFH 9800H～9FFFH A000H～A7FFH A800H～AFFFH B000H～B7FFH B800H～BFFFH A15A14 A13A12 A11 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 第75页/共94页 图2-18 MCS-51系列单片机与数据和程序存储器的连接 第76页/共94页 2.5 操 作 时 序 1、振荡周期（时钟周期）： fOSC=12 MHz，则 T=1/ fOSC =1/12=83 ns。 2、状态周期，即CPU从一个状态转换到另一状态所需的时间。在MCS-51中，一个状态周期=两个时钟周期。 3、机器周期：完成一个操作的时间。 MCS-51中，一个机器周期=六个状态周期=12个振荡周期 4、指令周期 第77页/共94页 *2.5.1 对外部程序存储器的读操作时序 图2-19 MCS-51外部程序存储器读时序 第78页/共94页 2.5.2 外部数据存储器读写时序 MOVX：读写外部数据存储器指令，包括： MOVX A,@Ri ; 将Ri寄存器指定的外部RAM单元(低8位外部 数据存储器地址存放在 ; Ri寄存器中，寻址范围为00H～FFH)内容 传送到累加器A中(读操作) MOVX @Ri,A ; 将累加器A中的内容传送到由Ri寄存器指定 的外部RAM单元中（写 ; 操作） MOVX A,@DPTR ; 将DPTR寄存器指定的外部