QuartusⅡ设计流程教学文稿.ppt

5、设计下载: ①打开编程窗和配置文件。首先将实验系统和并口通信线连接好，打开电源。在菜单Tool中选择Programmer，于是弹出如图所示的编程窗。在Mode栏中有4种编程模式可以选择：JTAG， Passive Serial， Active Serial和In-Socket。为了直接对FPGA进行配置，在编程窗的编程模式Mode中选JTAG(默认)，并选中打勾下载文件右侧的第一小方框。注意要仔细核对下载文件路径与文件名。如果此文件没有出现或有错，单击左侧“Add File”按钮，手动选择配置文件f_adder.sof。 ; ; ; ;模60的计数器设计与实现 建立图形文件：打开Quartus Ⅱ 5.0编辑器，选择File/New命令，在Device Design File选项卡下选择Block Digram /Schematic File，单击OK按钮。;下载模式;GW48-PK型EDA/SOC实验开发系统;GW48-PK系列实验开发系统使用说明;4.PC机的并行口工作模式设置在“EPP”模式； 5.对于GW48-CK/PK系统，主板左侧上开关默认向下，关闭+/-12V电源；下开关默认向上，允许下载； 6.跳线座“SPS”默认向下短路（PIO48），右侧开关默认拨向右（TO MCU）； 7.对于GW48-CK/PK系统，左下角拨码开关除第四档“DSB8使能”向下拨外，其余都默认向上；;8.对于右下角的“时钟频率选择”区的“clock0”上的短路帽，平时不要插在50/100M高频处，以免高频辐射； 9.若实验系统或开发板上的FPGA目标器件是低压器件，如EP20K系列，EP1K系列，MAX3000A系列等，当外部TTL电平信号输向此类FPGA的IO口或专用输入端时，必须串接100至200欧姆电阻。; GW48-PK系列实验电路结构图NO.0 ; GW48-PK系列实验电路结构图NO.1 ; GW48-PK系列实验电路结构图NO.2 ; GW48-PK系列实验电路结构图NO.3 ; GW48-PK系列实验电路结构图NO.4 ; GW48-PK系列实验电路结构图NO.5 ; GW48-PK系列实验电路结构图NO.6 ; GW48-PK系列实验电路结构图NO.7 ; GW48-PK系列实验电路结构图NO.8 ; GW48-PK系列实验电路结构图NO.9