龙芯——中国的CPU.pptVIP

龙芯——中国的CPU 凉州区古城镇古城中学 蔺国松 龙芯LOGO 龙芯架构 研制年谱 “龙芯”一号 “龙芯”三代简介 “龙芯”三号 龙芯架构 龙芯指令集： 　　CPU访存指令 24个 全部来自MIPS 　　CPU算数指令(ALU) 10个 全部来自MIPS 　　CPU算数指令 14个 全部来自MIPS 　　CPU乘除指令 12个 来自MIPS 　　12个 来自龙芯(其中8个重复MIPS指令功能) 　　CPU跳转分支指令 20个 全部来自MIPS 　　CPU位移指令 15个 全部来自MIPS 　　CPU特殊指令 2个 全部来自MIPS 　　CPU异常指令 12个 全部来自MIPS 　　CPU CPO指令 10个 全部来自MIPS 　　龙芯处理器共131个指令，其中119个来自MIPS，12个来自龙芯(但其中MULTG、DMULTG、MULTUG、DMULTUG、DIVG、DDIVG、DIVUG、DDIVUG共8个重复MIPS的指令功能。) 研制年谱 2001年5月，在（中国大陆）中科院计算所知识创新工程的支持下，龙芯课题组正式成立。 　　2001年8月19日，龙芯1号设计与验证系统成功启动linux操作系统，10月10日通过由中国科学院组织的鉴定。 　　2002年8月10日，首片龙芯1号龙芯XIA50流片成功。 　　2002年9月22日龙芯1号通过由中国科学院组织的鉴定，9月28日举行龙芯1号发布会。中国人大常委会副委员长路甬祥、全国政协副主席周光召参加了龙芯1号发布会。 　　2003年10月17日，龙芯2号首片MZD110流片成功。 　　2004年9月28日，经过多次改进后的龙芯2C芯片DXP100流片成功。 　　2004年11月，中国国务院总理温家宝视察中科院计算所听取龙芯研发情况汇报。 　　2005年2月，中国国家主席胡锦涛等党和国家领导人在参观中科院建院55周年展览时参观了龙芯处理器展览。 　　2005年1月31日举行了由中国科学院组织的龙芯2号鉴定会，2005年4月18日在北京人民大会堂召开了由科技部、中科院和信息产业部联合举办的龙芯2号发布会，人大常委会副委员长顾秀莲参加了龙芯2号发布会。 　　2006年3月18日，龙芯2号增强型处理器CZ70流片成功。“龙芯” 也要对Intel说“不”了 (此说法有带广告宣传的性质)　众所周知，CPU是决定电脑性能的核心部件，也是整个系统的核心。 “龙芯”一号 龙芯一号CPU IP核是兼顾通用及嵌入式CPU特点的32位处理器内核，采用类MIPS III指令集，具有七级流水线、32位整数单元和64位浮点单元。龙芯一号CPU IP核具有高度灵活的可配置性，方便集成的各种标准接口。图1显示了龙芯一号CPU IP核可配置结构，其中虚线部分表示用户可根据自己的需求进行选择配置，从而定制出最适合用户应用的处理器结构。主要的可配置模块包括：浮点部件、多媒体部件、内存管理、Cache、协处理器接口。浮点部件完全兼容MIPS的浮点指令集合，浮点部件及其相关的系统软件完全符合ANSI/IEEE 754-1985二进制浮点运算标准。浮点部件主要包括浮点ALU部件和浮点乘法/除法部件，用户可根据自己的实际应用选择是否添加。媒体部件复用了MIPS浮点指令的Format域，并复用了浮点寄存器堆，媒体指令集基本对应了Intel SSE媒体指令集合的各种操作。 “龙芯”二号 龙芯二号CPU 采用先进的四发射超标量超流水结构，片内一级指令和数据高速缓存各64KB，片外二级高速缓存最多可达8MB.最高频率为1000MHz，功耗为3-5瓦，远远低于国外同类芯片，其SPEC CPU2000测试程序的实测性能是1.3GHz的威盛处理器的2-3倍，已达到中等Pentium4水平。 “龙芯”三号 龙芯3A的工作频率为900MHz～1GHz，功耗约15W，频率为1GHz时双精度浮点运算速度峰值达到每秒160亿次，单精度浮点运算速度峰值每秒320亿次。龙芯3A采用意法半导体公司（STMicro）65纳米CMOS工艺生产，晶体管数目达4.25亿个，芯片采用BGA封装，引脚的数目为1121个，功耗小于15瓦。 龙芯3A集成了四个64位超标量处理器核、4MB的二级Cache、两个DDR2/3内存控制器、两个高性能HyperTransport控制器、一个PCI/PCIX控制器以及LPC、SPI、UART、GPIO等低速I/O控制器。龙芯3A的指令系统与MIPS64兼容并通过指令扩展支持X86二进制翻译。 龙芯3B是首款国产商用8核处理器，主频达到1GHz，支持向量运算加