单元五组合逻辑电路.doc

  1. 1、本文档共19页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
单元五组合逻辑电路

單元一:數位概述及邏輯族 C超大型積體電路(Very-Large-Scale-Integgration)簡稱VLSI,即每一晶片上所製造的邏輯閘數超過 (A)12 (B)100 (C)1000 (D)10000 個。 X目前使用的LSI,以電晶體為主,主要原因為開關速度快。 A四個自動化中(4A),何者不正確 (A)CA (B)FA (C)LA (D)HA。 A電子工業未來發展之4C,下列那一個是錯誤的 (A)轉換:Convert (B)通訊:Communication (C)計算機:Computer (D)控制:Control。 OTTL中54系列IC的工作電壓變動容許範圍應為5V±10%。 CTTL中74系列IC的工作電壓容許範圍為多少 (A)5V+1% (B)5V±3% (C)5V±5% (D)5V±10%。 X一般TTL的電源供應(Vcc)為-5V。 O一般TTL IC之輸出皆只能驅動10個同系列IC輸入。 A積體電路SN7400有四組反及閘組(NAND),在正常使用下,總耗電量約在 (A)0.25瓦以下 (B)0.25~0.5瓦之間 (C)0.5~1瓦之間 (D)1瓦以上。 B在TTL電路中 ,下列何者正確 (A), (B), (C), (D),。 CTTL數位電路的輸入端高電位(H)與低電位(L)是由下列何種電位範圍來區分 (A)0.8V以下為L,4.0V以上為H (B)3.5V以下為L,5.0V以上為H (C)0.8V以下為L,2.0V以上為H (D)2.5V以下為L,3.5V以上為H。 B依TTL之電氣特性規定VOL應在幾伏以下 (A)0.2 (B)0.4 (C)0.6 (D)0.8伏特。 A標準TTL,下列何者數據最接近其最高之工作頻率 (A)30MHz (B)3MHz (C)300MHz (D)0.3MHz。 OIC編號74LS74J中的字母J,代表包裝的類別。 B下列對於IC編號“SN74LS00”的敘述,何者為誤 (A)SN代表德州儀器出品的IC (B)74代表西元1974年製造的 (C)LS表示低功率蕭特基族型 (D)00表示IC的功能,即電路的編號。 . A常用來提供TTL穩定電源的穩壓IC為 (A)7805 (B)7815 (C)7812 (D)7912。 D那種IC系列消耗功率最低 (A)74S00 (B)54H00 (C)7400 (D)74LS00。 D在下列TTL編號中 , 何者具有最快的交換速度 (A)74HXX (B)74LSXX (C)74XX (D)74SXX。 C下列四種IC,那一種IC的傳輸延遲時間最短 (A)74LS00 (B)74L00 (C)74S00 (D)74H00。 BTTL的輸出有一種叫“三態”輸出(TRI-STATE)除了有High、Low電位輸出外,另一態是 (A)高電壓輸出 (B)高阻抗輸出 (C)高電流輸出 (D)中電壓輸出。 D下列有關標準TTL數位IC的敘述何者錯誤 (A)閘的輸入若浮接,其等效輸入視為高準位 (B)多輸入閘的輸入級使用多射極電晶體 (C)開集極輸出的結構可作為緩衝器或驅動器 (D)輸出級電晶體因工作在工作區,所以交換速度快。 X在CMOS輸入端浮接,可視為1輸入。 CTTL電路中,圖騰柱(TOTEM POLE)輸出級電路為 (A) (B) (C) (D) X有一個TTL IC其外型如圖所示,則X記號所代表的腳位數為5。 O常用7400之雙排包裝(DIP)之腳距為0.1吋。 C下列對CMOS IC的敘述,何者錯鋘 (A)CMOS的一般工作電壓約為3V~15V (B)CMOS的扇出(Fan out)數較高 (C)CMOS NOR閘,部分不用的輸入端最好接到VDD端,以確保電路的正常工作 (D)CMOS的傳輸延遲時間比TTL長,消耗功率比TTL小得多。 A下列何種閘可接成線接或閘(Wired-OR) (A)開路集極閘 (B)三狀態閘 (C)傳輸閘(Transmission Gate) (D)圖騰柱輸出閘。 X使邏輯閘增加扇出能力,除了集極開路及圖騰式輸出以外,還有三態閘輸出亦可以增加扇出能力。 D有關下列敘述何者不正確 (A)CMOS為低功率消耗 (B)ECL元件速度快 (C)ECL之VEE電壓為-5.2V (D)CMOS傳輸延遲(Propagation delay)時間較TTL短。 O在標準型CMOS IC中,如編號40XX或45XX,當其電源電壓 VDD=10V,Vss=0V時,則其雜訊邊限(Noise Margin)約為3V。 O在標準型CMOS IC中如40XX系列者,其電源電壓VDD=+5V,Vss=-5V,亦可正常工作。 O74HCXX的邏輯族系屬CMOS。 O可以當作負載之元件使用的是MOS。 X在

文档评论(0)

jinchenl + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档