低压CPLD_EPM7512A混合电压系统设计方案.pdfVIP

低压 CPLD EPM7512A 的混合电压系统设计 引言 随着微电子技术的飞速发展,体积更小、功耗更低、性能更佳的低压芯片不断涌现。I/O 电平逻辑向 3.3V、 2.5V、1.8V,甚至更低的方向发展。但数十年来, 由于5V 电源的器件一直占据比较重要的市场,在系统设计中它们经常共存在一块电路板中,因此在设计它们的过程中,就不可避免地要碰到不同电压电平的接口 问题。 1 EPM7512A 简述 EMP7512A 是 Altera 公司推出的 MAX7000A 系列的 CPLD(Complex Programmable Logic Device);采用 CMOS EEPROM 工艺,传输延时仅为 3.5ns,可实现频率高 达 200MHz 的计数器;内部具有丰富的资源——512 个触发器,1 万个用户可编程门;为了比较适合混合电压系统,提供了 2.5V、3.3V 电压的内核,通过配置,输入引 脚可以工作兼容 2.5V/3.3V/5V/逻辑电平,输出可以配置为 2.5V/3.3V 逻辑电平输出。EPM7512A 同时还提供了JTAG 接口,可进行 ISP 编程,极大方便了用户。 2 电源设计 在本系统中,外界提供的电源为±12V和+5V,而 EPM7512A 的工作电压需接 3.3V,所以首先要解决好电源的问题。以下是几种解决方案。 (1) 采用低压差线性稳压芯片 线性稳压芯片是一种最简单的电源转换芯片,基本上不需要外围元件。使用方便、成本低、纹波小、无电磁干扰。 但是传统的线性稳压器,如 78xx 系列都 要求输入电压要比输出电压高 2V~3V 以上,否则不能正常工作,所以 78xx 系列已经不能够满足 3.3V 电源设计的要求。 面对低电压电源的需求,许多电源芯片公 司推出了低压差线性稳压器 LDO(Low Dropout Regulator)。这种电源芯片的压差只有 1.3V ~ 0.2V,可以实现 5V 转 3.3V/2.5V,3.3V 转 2.5V/1.8V 等要求。 (2) 设计开关电源 开关电源也是实现电源转换的一种方法,且效率很高,但设计要比使用线性稳压器复杂得多。不过对于大电流高功率的设计,建议采用开关电源。现在开关电 源里面的同步整流技术可以很好地解决低压、大电流的问题。 (3) 电阻分压 这种方法简单、成本低,但是分压输出受负载大小影响,不推荐在低压系统中使用。综合对比上面几种方案,选用了 TI 公司的 LDO 芯片 TPS7333QD,负载能力 500mA,符合系统功耗要求。 3 逻辑接口设计 (1) 各种电平的转换标准 EMP7512A 的供电电压为 3.3V,当 VCCINT 接 3.3V 时,输入口的逻辑电平范围为-2V~5.75V。输出口的逻辑电平范围为 0V~VCCIO。VCCIO 可以接 2.5V 或者 3.3V。 在进行 CPLD 系统设计时,除了 CPLD 本身外,还有很多外围的模块和芯片,比如Flash、D/A、A/D 等。这些可归成两类——驱动 CPLD 的 5V 电平和被CPLD 驱动的 5V 电平芯片。因此就存在一个如何将低压 CPLD 与这些芯片或模块可靠接口的问题。表 1 所列为 5V CMOS、5V TTL 和 3.3V 电平的转换标准。其中,VOH 表示输出 高电平的最低电压,VIH 表示输入高电平的最低电压,VIL 表示输入低电平的最高电压,VOL 表示输出低电平的最高电压。从表 1 中可以看出,5V TTL 和 3.3V 的转 换标准是一样的,而 5V CMOS 的转换标准是不同的。因此,在将 3.3V 系统与 5V 系统接口时,必须考虑到两者的不同。 表 1 5V CMOS/TTL、3.3V TTL 逻辑电平标准 (2) 逻辑电平不同时接口出现的问题 在混合电压系统中,不同电源电压的逻辑器件互相接口存在以下几个问题。 ① 加到输入和输出引脚上允许的最大电压限制问题。器件对加到输入或者输出脚上的电压通常是有限制的。这些引脚由二极管或者分离元件接到 Vcc。如 果接入的电压过高,则电流将会通过二极管或者分离元件流向电源。例如在 3.3V 器件的输入端加上 5V 的信号,则 5V 电源会向 3.3V 电源充电。持续的电流将会 损坏二极管和其它电路元件。 ② 两个电源间电流的互串问题。在等待或者掉电方式时,3.3V 电源降落到0V,大电流将流通到地。这使得总线上的高电