集成电路设计与验证.pdfVIP

第一讲 第一讲 集成电路的设计与验证 北京大学数字媒体研究所  集成电路产业发展历程  集成电路产业发展历程  摩尔定律:每平方厘米的晶体管数每18个月翻一番  摩尔定律:每平方厘米的晶体管数每18个月翻一番 芯片的最大时钟频率大概每2.168年增长一倍 芯片的最大时钟频率大概每2.168年增长一倍  集成电路设计方法  集成电路设计方法 手工设计阶段 计算机辅助设计 手工设计阶段 计算机辅助设计 计算机辅助工程 电子设计自动化 计算机辅助工程 电子设计自动化 (HDL语言和综合工具) (HDL语言和综合工具) VLSI EDA VLSI EDA  硬件描述语言:  硬件描述语言:  HDL hardware description language  HDL hardware description language verilog HDL VHDL verilog HDL VHDL 实现从抽象的行为与功能描述到具体的内部 实现从抽象的行为与功能描述到具体的内部 线路结构描述 线路结构描述  自动综合工具:  自动综合工具: ASIC 的概念 ASIC 的概念  ASIC (Application Specified Integrated Circuit)  ASIC (Application Specified Integrated Circuit) 专用集成电路 专用集成电路 设计过程:ASIC设计者用HDL在RTL级实现逻辑功能 设计过程:ASIC设计者用HDL在RTL级实现逻辑功能 EDA工具提供商提供综合工具将RTL代码转换成ASIC生产商 EDA工具提供商提供综合工具将RTL代码转换成ASIC生产商 提供的基本功能逻辑单元 提供的基本功能逻辑单元 布局布线工具完成后端版面设计 布局布线工具完成后端版面设计  SOC system on chip  SOC system on chip  IP (intellectual property) 知识产权  IP (intellectual property) 知识产权 核(core) 设计好并通过验证的模块 核(core) 设计好并通过验证的模块 全定制 全定制  所有版图都是设计者设计完成,制造厂商只需要将  所有版图都是设计者设计完成,制造厂商只需要将 其印刷在晶片上. 全定制设计开始于晶体管级 其印刷在晶片上. 全定制设计开始于晶体管级  灵活:能控制所有的电路参数,  灵活:能控制所有的电路参数,  能达到最好的性能和最低功耗.  能达到最好的性能和最低功耗.  设计成本高,风险大.  设计成本高,风险大.  适合于可多次复用,产量非常大或对性能功耗要求  适合于可多次复用,产量非常大或对性能功耗要求 非常苛刻的设计,如CPU, 标准单元电路 非常苛刻的设计,如CPU, 标准单元电路 半定制 半定制  标准单元是已设计好的具有一定逻辑功能的单元电  标准单元是已设计好的具有一定逻辑功能的单元电 路,这些单元电路已经完成了紧凑的布局布线,经过 路,这些单元电路已经完成了紧凑的布局布线,经过 严格测试,能保证逻辑功能和严格时序.如门电路,触 严格测试,能保证逻辑功能和严格时序.如门电路,触 发器,RAM等 发器,RAM等 