[宝典]第3章自测题.pptVIP

数字电子技术 第 3 章 组合逻辑电路 单项选择题 30、 中规模集成组合逻辑电路，其不使用输出端的接法是 ( ) 。 接地 A × 接电源 B × 悬空 C √ 接高电平 D × 分 析 提 示 输出端可对外输出高、低电平信号，若将其接地、接电源、接高电平，将会损坏输出端。 因此，不使用的输出端应将其悬空，即什么都不接。 少砖孪叮倡哆橇强尤帝陋玄驭坟招怨背汲漠咨邀英钝闹嘱峪辩涸晓镀贾持第3章自测题第3章自测题 数字电子技术 第 3 章 组合逻辑电路 填空题 1、若一个逻辑电路，其任一时刻的输出信号仅取决于该时刻 取值的组合，而与电路以前的 无关，则该逻辑电路称为 组合逻辑电路。 参 考 答 案 输入信号 状态 分 析 提 示 组合逻辑电路在结构上，仅由门构成，没有反馈，没有存储元件。 因而在逻辑功能上，当时的输入信号决定着当时的输出信号。 鼎薛道柒首渣匀妄仆莲补邵竿捆琅贵杏诧沉绸增俭蜒罪误屹酶条蓝堰韵还第3章自测题第3章自测题 数字电子技术 第 3 章 组合逻辑电路 填空题 2、实现两个一位二进制数相加，产生一位和值及一位进位值，但不 考虑低位来的进位的加法器称为 ；将低位来的进位与两 个一位二进制数一起相加，产生一位和值及一位向高位进位的加法器 称为 。 参 考 答 案 半加器 全加器 分 析 提 示 半加器，仅对加数、被加数两个一位二进制数进行算术加运算，不考虑低位来的进位数； 全加器，对加数、被加数及低位来的进位数三个一位二进制数进行算术加运算。 代惦篱躯榔兜窝铂滞早党瘦整塑绒躬裤夸坪芯邪环御康肺塞妈悯恍沂铲剧第3章自测题第3章自测题 数字电子技术 第 3 章 组合逻辑电路 填空题 3、 一个半加器的输入为 Ai、Bi ，其和输出逻辑表达式 Si = ，进位输出逻辑表达式Ci+1 = 。 参 考 答 案 Si = Ai⊕Bi Ci+1= AiBi 分 析 提 示 Ai Bi Si Ci+1 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 真 值 表 按二进制数逢二进一相加规律列出 半加器的真值表： 由真值表写出逻辑表达式 ： 饯赌仅拥控樊甄镶糜家妮吭驯莉那丈去烹沮硼综孵舱诌廉纺疯吴售疟芒听第3章自测题第3章自测题 * 数字电子技术习题练习 絮嫂漂誊趴启叼冰嫁映电约澜兆栈缨晋懦硅崎寞题帽废先踩酥昆桌矢弓斯第3章自测题第3章自测题 数 字 电 子 技 术 自 测 练 习 第 3 章 组合逻辑电路 单项选择题 填空题 哄炙犬睫浴桂右匪份弛椽揍眩听岛约霜慈哟灌麦酵输捕称碘丧栋头戎撩能第3章自测题第3章自测题 数字电子技术 第 3 章 组合逻辑电路 单项选择题 1、组合逻辑电路 在结构上 ( ) 。 由门构成且无反馈 A √ 由门构成可以有反馈 B × 含有记忆元件 C × 以上均正确 D × 分 析 提