一种创新晶圆级热载子并行测试方法.docVIP

一种创新晶圆级热载子并行测试方法 　　引言 　　随着VLSI集成度的日益提高，MOS器件尺寸不断缩小至亚微米乃至深亚微米，热载子效应已成为最严重的可靠性问题之一。现今,为了降低成本,减少周期,不断的提高工艺,晶圆级的器件可靠性测试愈来愈被广泛的应用。纵观许多晶圆级的器件可靠性测试,相对于其他器件可靠性测试项目如前端的TDDB、Vramp、Jramp及后端的恒温电迁移测试的测试时间,热载子效应测试需要花费的时间更长。当务之急是怎样缩短热载子效应测试周期。 　　为了缩短测试周期,有些公司采用对器件施加更高的HCI应力条件来加速器件的退化,但是这种方式并不看好,因为在更高的HCI应力条件下,器件的物理机制已发生了变化。在我们想要解决周期过长的问题前,我们先参考封装级的热载子效应测试。在封装级的热载子效应测试中,有一种测试板可以支持几个器件同时进行测试。如果我们仿照这种封装级的热载子效应测试,把它应用在晶圆级,那晶圆级的热载子效应测试周期将会大大的缩短。 　　基于这样的想法,我们提供了一种创新的、在原有的测试程序基础上编制的一套更复杂的并行测试程序,从而有效地缩短了晶圆级的热载子效应测试周期。而且数据表明,新旧方法的测试结果具有很好的可比性和一致性。 　　实验 　　传统的晶圆级热载子效应测试程序(PDQ-WLR,版本3.01[2])是由美国SandiaTechnologies