EDA 技术实用教程第4章课件.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
EDA 基础及应用 课程介绍 EDA技术是现代电子设计技术的核心。依赖于计算机,在EDA工具软件平台上,对用硬件描述语言设计完成的系统,自动完成逻辑编译、化简、分割、综合、布局,以及逻辑优化和仿真测试,直至实现既定的电子线路系统功能。使设计者仅限于软件的方式,完成对系统硬件的实现。 其最后的目标是完成专用集成电路ASIC的设计和实现。 EDA技术设计电子系统特点 电子设计自动化(EDA)是电子设计过程中形成的一门新技术。具有以下特点: 用软件方式设计硬件; 用软件方式设计的系统到硬件系统的转换由有关开发软件自动完成; 设计过程中可进行各种仿真,有利于缩短设计周期和减少差错; 系统可现场编程、在线升级; 整个系统可集成在一个芯片上,体积小,功耗低,可靠性高。 课程的基本要求 ?通过本课程的学习,使学生基本了解EDA技术的四个方面的内容: 大规模可编程逻辑器件 VHDL语言 软件开发工具 QuartusII 最后,能在QuartusII软件平台上,利用VHDL语言独立完成小型综合系统的设计,并在可编程逻辑器件进行验证。 第一章 EDA概述 2学时 第二章 VHDL设计初步 4学时 第三章 VHDL设计进阶 4学时 第四章 VHDL结构与要素 4学时 第五章 VHDL基本语句 6学时 第六章 状态机设计 2学时 第七章 宏功能模块的使用 6学时 第八章 设计实例 教材 教材: EDA技术实用教程(第三版) 科学出版社 2006 参考书 EDA技术与VHDL(第二版) 清华大学出版社 2006 数字系统的Verilog HDL设计 机械出版社 2007 VHDL硬件描述语言与数字逻辑电路设计 西安电子科技大学出版社 2002 PLD在电子电路设计中的应用 清华大学出版社 2007 EDA 基础及应用 第 2 章 VHDL设计初步 本章概述 用硬件描述语言对电子线路进行表达和设计是EDA建模和实现中最基本和最重要的方法,其它的许多方法都是建立在这一基础上的。因此,VHDL语言的学习对掌握EDA技术是十分重要的。 本章通过一个简单、完整而且典型的VHDL设计示例,使大家初步了解用VHDL表达和设计电路的方法,并对由此引出的VHDL语言现象和语句规则加以针对性的说明。 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.1 多路选择器的VHDL描述 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.2 寄存器描述及其VHDL语言现象 2.3 1位二进制全加器的VHDL描述 2.3 1位二进制全加器的VHDL描述 2.3 1位二进制全加器的VHDL描述 2.3 1位二进制全加器的VHDL描述 2.3 1位二进制全加器的VHDL描述 2.3 1位二进制全加器的VHDL描述 2.3 1位二进制全加器的VHDL描述 2.3 1位二进制全加器的VHDL描述 2.4 计数器设计 2.4 计数器设计 2.4 计数器设计 2.4 计数器设计 2.4 计数器设计 2.5 一般加法计数器设计 2.5 一般加法计数器设计 2.5 一般加法计数器设计 2.5 一般加法计数器设计 2.5 一般加法计数器设计 2.5 一般加法计数器设计 习 题 习 题 习 题 习 题 习 题 习 题 【例2-11】 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF3 IS PORT (CLK,D : IN STD_LOGIC ; Q : OUT STD_LOGIC ); END ; ARCHITECTURE bhv OF DFF3 IS

文档评论(0)

mkt361 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档