第3节 集成逻辑门电路 2010.3.22.pptVIP

* 3.4.7 CMOS三态门（TS门） 和TTL门电路一样，CMOS电路三态输出门。 1. 在CMOS反相器的基础上增加一个附加的N沟道增强型MOS驱动管VN’和一个附加的P沟道增强型MOS负载管VP’。 * 三态门原理分析 当使能端为低电平时，VN’和VP’管导通，电路实现反相功能。 （低电平有效） 当使能端为高电平时， VN’和VP’管均截止，电路为高阻状态。 低电平有效 * 2. 在CMOS反相器的输出端串接一个CMOS双向模拟开关实现三态输出。 当使能端为低电平时，TG门导通，电路实现反相功能。 （低电平有效） 当使能端为高电平时， TG门截止，电路为高阻状态。 * 3. 增加附加管和门电路组成的CMOS三态门 （1）在CMOS反相器的基础上附加一个负载管VP及控制用的或非门。 当使能端为低电平时，或非门打开，VP管导通，F=A。 （低电平有效） 当使能端为高电平时， 或非门封锁，电路为高阻状态。 * (2)在CMOS反相器的基础上附加一驱动管VN’ 及控制用的与非门，也能组成CMOS三态门。 当使能端为高电平时，与非门打开，VN’管导通，F=A。 （高电平有效） 当使能端为低电平时， 与非门封锁，电路为高阻状态。 高电平有效 * 3.4.8 CMOS门电路的构成规律与使用时的注意事项 1. CMOS门电路的构成规律 (1) 驱动管串联，负载管并联；驱动管并联，负载管串联。 (2) 驱动管先串后并，负载管先并后串；驱动管先并后串，负载管先串后并。 驱动管相串为“与”，相并为“或”，先串后并为先“与”后“或”，先并后串为先“或”后“与”。驱动管组和负载管组连接点引出输出为“取反”。 * 2.使用CMOS集成电路的注意事项 由于CMOS输入端很容易因感应静电而被击穿。使用时要注意以下几点： （1） 采用金属屏蔽盒储存或金属纸包装，防止外来感应电压击穿器件。 （2） 工作台面不宜用绝缘良好的材料，如塑料、橡皮等，防止积累静电击穿器件。 * (3) 不用的输入端或者多余的门都不能悬空；输出级所连电容负载不能大于500pF，否则，输出级功率过大会损坏电路。 (4) 焊接时，应采用20W或25W内热式电烙铁，烙铁要接地良好，烙铁功率不能过大。 (5) 调试时，所用仪器仪表、电路箱、板都应良好接地。 * (6) 严禁带电插、拔器件或拆装电路板，以免瞬态电压损坏CMOS器件。 (7) 在CMOS门电路与TTL逻辑电路混用时，一般要注意逻辑电平的匹配。 * 3.5 各类逻辑门的性能比较 3.5.1 集成逻辑门系列简介 1. 集成逻辑门系列简介 （1） TTL门电路系列 TTL门电路分为54（军用）和74（商 用）两大系列，每个系列又有若干子系列。 * 74 标准系列 74L 低功耗系列 74H 高速系列 74S 肖特基系列 74LS 低功耗肖特基系列 74AS 先进的肖特基系列 74ALS 先进的低功耗肖特基系列 * 相同品种类型代码的逻辑电路，逻辑功能及引脚排列相同。7400、74LS00、74ALS00、74HC00、74AHC00管脚图： * 各子系列 传输延迟（ns / 门） 功耗 （mW / 门） 扇出系数 74XX 10 10 10 74LXX 33 1 10 74HXX 6 22 10 74SXX 3 19 10 74LSXX 9 2 10 74ASXX 1.5 8 40 74ALSXX 4 1 20 表3-5 TTL74系列各子系列参数对比 * （2）CMOS门电路系列 CMOS门电路可分为4000系列、74CXX系列和硅-氧化铝系列等三大系列。 * 逻辑系数 电源电压V 功耗 mW / 门 传输延迟 ns / 门 4000B 3~18 2.5 25~100 74HC/HCTXX 2~6 1.2 10 74AC/ACTXX 2~6 0.9 5 表3-6 各系列CMOS电路的主要技术参数 * 2.各类逻辑门的性能比较 各类集成逻辑门的主要技术指标如表3-7所示。由表可见，在各类逻辑门中，ECL逻辑门的传输延迟最小，工作速度最高，但抗干扰能力最差，功耗也最大；CMOS逻辑门抗干扰能力和带负载能力都最强，功耗也最低，但传输延迟较大，工作速度较低。 * 分类 参数 双极型门电路 单极型门电路 TTL LSTTL ECL NMOS CMOS 功耗（mW / 门） 10~50 2 50~100 1~10 0.001~0.01 传输延迟（ns / 门） 10`40 5 1~2 300~400 40 抗干扰容