第三篇：组合逻辑电路(第二节).ppt

输入 输出 为原 变量 逻 辑 图 输入 输出 为反 变量 Y2 Y1 Y0 ≥1 ≥1 ≥1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 I7 I6 I5 I4 I3 I2 I1 I0 （三） 集成8线-3线优先编码器： 其中，5为输入使能端/选通端（低），14为工作状态标志端（低），15脚为选通输出端（高）。 该集成电路可用于扩展。 P166 74LS148 ST I7 …………… I0 YEX YS Y2 Y1 Y0 6 7 9 14 4 3 2 1 13 12 11 10 5 15 表 4 – 8 74LS148的功能表 ST YS YEX 二、二 — 十进制编码器： 用 4 位二进制代码对 0 ~ 9 十个信号进行编码的电路。 （一） 8421 BCD 编码器： 二-十进制 编码器 I0 I2 I4 I6 I8 I1 I3 I5 I7 I9 Y0 Y1 Y2 Y3 编码表 I0 ? I9是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。 1、表达式： 2、逻辑图 ： （二） 8421 BCD 优先编码器： 真值表 表达式 逻辑图 集成芯片 74LS147 （三）、几种常用编码 1. 二-十进制编码： 8421 码 余 3 码 2421 码 5211 码 余 3 循环码 右移循环码 循环码（反射码或格雷码） ISO码 ANSCII（ASCII）码 2. 其他 编码的逆过程，将二进制代码翻译为原来的含义 一、二进制译码器 (Binary Decoder) 输入 n 位二进制代码 如： 2 线 — 4 线译码器 3 线 — 8 线译码器 4 线 — 16 线译码器 A0 Y0 A1 An-1 Y1 Ym-1 二进制 译码器 … … 输出 m 个 信号 m = 2n 3. 3.2 译码器 1. 3位二进制译码器 ( 3 线 – 8 线) 真值表 函数式 A0 Y0 A1 A2 Y1 Y7 3 位 二进制 译码器 … 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3 线 - 8 线译码器逻辑图 0 0 0 — 输出低电平有效 工作原理： 1 1 1 1 1 1 0 1 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 A2 A2 A1 A1 A0 A0 1 1 1 1 1 1 A2 A1 A0 0 0 1 1 1 1 1 0 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 2. 集成 3 线 – 8 线译码器 -- 74LS138 输入选通控制端 芯片禁止工作 芯片正常工作 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 3. 二进制译码器的级联 两片3 线 – 8 线 4 线-16 线 Y0 Y7 Y8 Y15 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位 Y7 A0 A1 A2 A3 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位 Y7 1 0 工作 禁止 有输出 无