过零比较与锁相环相位比较器电路原理图如图.docx

过零比较和锁相环相位比较器电路原理图如图 ? 现在常使用集成电路的锁相环CD4046，是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。下图是CD4046的引脚排列，采用 16 脚双列直插式，各引脚功能如图2.12所示。 ? 1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。13脚相位比较器Ⅱ的输出端。14脚信号输入端。对相位比较器Ⅱ而言，当14脚的输入信号比3脚的比较信号频率低时，输出为逻辑“0”；反之则输出逻辑“1”。如果两信号的频率相同而相位不同，当输人信号的相位滞后于比较信号时，相位比较器Ⅱ输出的为正脉冲，当相位超前时则输出为负脉冲。在这两种情况下，从1脚都有与上述正、负脉冲宽度相同的负脉冲产生。从相位比较器Ⅱ输出的???、负脉冲的宽度均等于两个输入脉冲上升沿之间的相位差。而当两个输入脉冲的频率和相位均相同时，相位比较器Ⅱ的输出为高阻态，则1脚输出高电平。上述波形如图2.13所示。由此可见，从1脚输出信号是负脉冲还是固定高电平就可以判断两个输入信号的情况了。 图2.13?? 比较器输出波形图 电压比较器可以看作是放大倍数接近“无穷大”的运算放大器。 　　电压比较器的功能：比较两个电压的大小(用输出电压的高或低电平，表示两个输入电压的大小关系)： 　　当”＋”输入端电压高于”－”输入端时，电压比较器输出为高电平； 　　当”＋”输入端电压低于”－”输入端时，电压比较器输出为低电平； 　　电压比较器的作用：它可用作模拟电路和数字电路的接口，还可以用作波形产生和变换电路等。利用简单电压比较器可将正弦波变为同频率的方波或矩形波。 　　简单的电压比较器结构简单，灵敏度高，但是抗干扰能力差，因此我们就要对它进行改进。改进后的电压比较器有：滞回比较器和窗口比较器。 　　运放，是通过反馈回路和输入回路的确定“运算参数”，比如放大倍数，反馈量可以是输出的电流或电压的部分或全部。而比较器则不需要反馈，直接比较两个??入端的量，如果同相输入大于反相，则输出高电平，否则输出低电平。电压比较器输入是线性量，而输出是开关（高低电平）量。一般应用中，有时也可以用线性运算放大器，在不加负反馈的情况下，构成电压比较器来使用。 　　可用作电压比较器的芯片：所有的运算放大器。常见的有LM324 LM358 uA741 TL081\2\3\4 OP07 OP27，这些都可以做成电压比较器（不加负反馈）。LM339、LM393是专业的电压比较器，切换速度快，延迟时间小，可用在专门的电压比较场合，其实它们也是一种运算放大器。 ? ??? 关于比较器滞回的讨论需要从“滞回”的定义开始, 与许多其它技术术语一样, “滞回”源于希腊语, 含义是“延迟”或“滞后”, 或阻碍前一状态的变化。工程中, 常用滞回描述非对称操作, 比如, 从A到B和从B到A是互不相同。在磁现象、非可塑性形变以及比较器电路中都存在滞回。 　　绝大多数比较器中都设计带有滞回电路, 通常滞回电压为5mV到10mV。内部滞回电路可以避免由于输入端的寄生反馈所造成的比较器输出振荡。但是内部滞回电路虽然可以使比较器免于自激振荡, 却很容易被外部振幅较大的噪声淹没。这种情况下需要增加外部滞回, 以提高系统的抗干扰性能。 　　首先, 看一下比较器的传输特性。图1所示是内部没有滞回电路的理想比较器的传输特性, 图2所示为实际比较器的传输特性。从图2可以看出, 实际电压比较器的输出是在输入电压(VIN)增大到2mV时才开始改变。 　　图1. 理想比较器的传输特性 图2. 实际比较器的传输特性 　　运算放大器在开环状态下可以用作比较器, 但是一旦输入信号中有少量的噪声或干扰, 都将会在两个不同的输出状态之间产生不期望的频繁跳变(图3)。用带有内部滞回电路的比较器代替开环运算放大器能够抑制输出的频繁跳变和振荡。或在比较器的正反馈电路中增加外部滞回电路, 正反馈的作用是确保输出在一个状态到另一个状态之间快速变化, 使比较器的输出的模糊状态时间达到可以忽略的水平, 如果在正反馈中加入滞回电路可减缓这种频繁跳变。 　　图3. 无滞回电路时比较器输出的模糊状态和频繁跳变 　　举个例子, 考虑图4所示简单电路, 其传输特性如图5所示。比较器的反相输入电压从0开始线性变化, 由分压电阻R1、R2构成正反馈。当输入电压从1点开始增加(图6), 在输入电压超过同相阈值VTH+ = VCCR2/(R1 + R2)之前, 输出将一直保持为VCC。在阈值点, 输出电压迅速从VCC跳变为VSS, 因为, 此时反相端输入电压大于同相端的输入电压。