第十章接口与总线new.ppt

第十章 接口和总线 第一节 概述 接口 是指两个相对独立子系统之间的连接部分，一般指CPU、存储器、外设之间通过总线进行连接的电路部分， 是CPU与外界进行信息交换的中转站。 外设是用来实现人机交互的一些机电设备。 外设处理信息的类型、速度、通信方式与CPU不匹配, 不能直接挂在总线上，必须通过接口和系统相连 2、接口的功能 识别地址码，即地址译码功能。 在主机与I/O设备之间交换数据、控制命令及状态信息等。 支持主机采取程序查询、中断、DMA等访问方式。 提供主机与I/O设备所需的缓冲、暂存、驱动能力，满足一定的负载要求和时序要求。 进行数据类型、格式等方面的转换。 3、接口的分类 按数据传送的格式分为：串行接口和并行接口。 按主机访问I/O设备的方式：程序查询接口、中断接口、DMA接口、I/O处理机。 按时序控制方式可以分为：同步接口、异步接口。 其他：例如按接口连接的总线，按接口连接的设备等分。 ?、微型机系统结构：多级总线结构 四、 I/O端口的编址和译码 一、 I/O端口的编址方式 二、8086的输入/输出指令和时序 三、I/O端口的译码 I/O端口的编址方式 特点： 端口与存储器分别独立编址 端口不占用内存空间 设有专门的 I/O指令对端口进行读写， 对内存操作的指令不能用于I/O端口 I/O端口的译码 1. 译码电路的作用 2. 译码电路的构成 3. 设计译码电路的方法 4. 片内译码和片选译码 将CPU执行IN/OUT指令发出的地址信号, “翻译”成欲操作端口的选通信号，解决存储器、I/O设备与CPU连接时地址总线失配问题。 此信号常作为接口内三态门或锁存器的控制信号， 接通或断开接口数据线与系统的连接。 门电路： 与门、非门、或门、与非门、或非门等 译码器： 2-4线译码器 74LS139 3-8线译码器 74LS138 4-16线译码器 74LS154 等 据端口地址确定地址信号A15~A0的取值， 用门电路、译码器或两者组合实现满足此取值情况的电路。 1．根据电路先确定与使能控制连接的信号： G1=1 即： AEN=0 A9 A8 A7 A6 A5 A4 A3 G2A=0 1 0 0 0 0 1 1 G2B=0 IOW 或 IOR为0 2．再分析与选择控制C、B、A 相连的各引脚 3．最后综合所有地址信号的取值，得出结论 片内译码: 在芯片内部的译码电路 用于区分芯片内部不同的端口 片选译码: 在芯片外部的译码电路 用于选择不同的芯片或端口 1. 先确定与使能控制G1、G2A、G2B相连的各引脚 G1连+5V，始终有效 IOR、IOW任一为 0 G2A、G2B为0，则 A9 A8 A7 A6 ，AEN为 0 1 0 0 0 2. 再分析与选择控制C、B、A 相连的各引脚 3. 考虑到A2、A1、A0未参加译码，其值任意， 即A2A1A0的取值为000 ~ 111 4. 最后综合所有地址信号的取值，得出结论。 当CPU执行IN指令时，进入I/O端口读周期 当CPU执行OUT指令时，进入I/O端口写周期 与读、写存储器的过程相似，不同之处： 1．IO/M变高，CPU操作I/O端口。 2．端口的地址信号出现在A15~A0上， A19~A16全为低电平。 信号变化过程： ① A15~A0上出现地址信号 0000 0010 0001 1000B (由CPU发出) ② ALE上出现正脉冲信号 ③ IOR 变低 ④ D7~D0 上出现有效信号 0111 1011B (由端口送出) ⑤ IOR变高，数据进入AL 第二节 CPU与外设间的数据传送方式 CPU与外设的工作速度不一致， 如何使两者高效、可靠地进行数据传送， 是本节讨论的问题。 一、 无条件传送方式 二、 条件传送方式 ( 查询方式 ) 三、 中断传送方式 四、 DMA传送方式 ( Direct Memory Access ) 五、通道