《EDA技术及应用试卷4套含答案.docVIP

《EDA技术及应用 》试卷A 一、填空题（共１0Library ieee; Use ieee.std_logic_1164.all; Entity countbasic is Port(clk:in std_logic; Q:out ); End countbasic; Architecture a of countbasic is Begin Process( ) :std_logic_vector(3 downto 0); Begin If clk’event and clk=? ’ then End if; Q=qtmp; End process; End a; 五、用VHDL编程设计一个七段显示译码器sevenv，用于驱动1个共阴极数码管。该电路的8421BDC输入为d，译码后的七段输出为a-g。(20分) 六、简答题(20分) 1、VHDL程序有哪些基本的部分？ 各部分起什么作用？ 2、BIT数据类型和STD_LOGIC数据类型有何区别？ 《EDA技术及应用 》试卷答案 一　填空题（共１0分，每题2分） VHDL的基本描述语句包括一系列顺序语句和并行语句两大基本描述语句。 EDA技术的应用范畴包括CAD、CAM、计算机辅助测试CAT、计算机辅助工程CAE等。 实体定义中的端口模式用来说明端口上的数据流动方向，端口模式有以下几种IN、OUT、INOUT、BUFFER。 在逻辑综合中，VHDL常用的数据对象为信号、变量和常量。 VHDL设计文件必须保存在文件夹中，文件夹的命名规则是不能用中文，且不可带空格。 二 解释程序（第1题5分，第2题5分，第3题10分，共20分） 解释带有下划线的语句 说明该程序逻辑功能 改用CASE语句编写下列程序。 LIBRARY ieee; USE ieee.std_logic_1164.ALL; entity xuan1 is port (a :in std_logic_vector(3 downto 0); sel:in std_logic_vector(1 downto 0); d:out std_logic); end xuan1; architecture a of xuan1 is begin with sel select d=a(0) when 00, a(1) when 01, a(2) when 10, a(3) when others; end a; 答案: 库定义,实体名, sel=”00”时,将d=a(0) 四路数据选择输出 LIBRARY ieee; USE ieee.std_logic_1164.ALL; entity xuan2 is port (a :in std_logic_vector(3 downto 0); sel:in std_logic_vector(1 downto 0); d:out std_logic); end xuan2; architecture a of xuan2 is begin process(sel) begin case sel is when 00 =d=a(0); when 01 =d=a(1); when 10 =d=a(2); when others =d=a(3); end case; end process; end a; 三、判断下列程序是否有错误，如有则指出错误所在，并修改程序。（20分） 程序一： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY encoder IS PORT(d:IN STD_LOGIC_VECTOR(7 DOWNTO 0); y:OUT STD_LOGIC_VECTOR(2 DOWNTO 0)); END encoder; ARCHITECTURE beh OF encoder IS BEGIN Process(d) begin IF d(7)=’0’ THEN y=”000”; ELSIF d(6)=’0’ THEN y=”001”; ELSIF d(5)=’0’