10电子技术(D触发器、移位寄存器)习.doc

第20章触发器、D触发器、移位寄存器习题解答 （清华大学电机系电工学教研室 唐庆玉编2006.11.18） 习题20.10, 20.12, 20.14, 20.16，英26题 20.10 图20.10(a)所示基本RS触发器，输入端控制信号如图20.10（b）所示。画出该触发器和的波形。 RS触发器功能表 20.12 图20.12（a）所示电路为单脉冲发生器，及CP的波形如图20.12（b）所示。按钮SB每闭合一次，从Q端输出一个脉冲。画出所示电路的，及端的波形。 电路的作用：按钮SB每断通一次，Q输出一个宽度为一个CP周期的正脉冲。 20.14 图20.14所示移位寄存器，起始时，输入的数码d=1010（高位先输入！）。画出所示电路在4个CP脉冲下，各触发器Q端电位变化的波形图。 20.16 图20.16所示电路，起始时。画出状态转换图。 状态转换表 CP Q1 Q2 Q3 Q4 D1 0 0 0 0 0 1 1 1 0 0 0 0 2 0 1 0 0 0 3 0 0 1 0 0 4 0 0 0 1 1 5 1 0 0 0 0 状态转换图（以为序） 英26题解答 英26题. (Bidirectional Shift Registers 双向移位寄存器) For the 8-bit bidirectional register in Figure 26, determine the state of the register after each clock pulse for the control waveform given. A HIGH on this input enables a shift to the right, and a LOW enables a shift to the left. Assume that the register is initially storing the decimal number seventy-six in binary, with the right-most position being the LSB. There is a LOW on the data-input line. （注：图中的SRG8的意思是“8位移位寄存器”） 解: 左移时最高位补0，右移时最低位补0。 76 CLK 移位寄存器的状态 （每一个触发器的状态） 0 1 左移 2 右移 3 右移 4 右移 5 右移 6 左移 7 右移 8 左移 9 左移 10 左移 题20.10的原图 1 1 ( ( R Q S Q 题20.10的波形图 （注意：和的波形并不是正好反相） t t t t S Q Q R SB CP +5V Q ( R S Cl 1D R S Cl 1D RD Q1 图20.12（a） 题20.12的图 Q2 20.12题的波形图 t Q t t t t t t Q2 Q1 VSB CP 4 5 3 2 1 10 8 7 6 9 11 RD Q2 注：本图由于宽度限制，只画11个CP脉冲 0001 0010 0100 1000 0000 Q3 Q2 D Cl Q D Cl Q D Cl Q D Cl Q Q1 Q4 CP 图20.16 题201.6的图 D1 d 图20.14 题201.4的图 CP Q1 Q4 Q Cl D Q Cl D Q Cl D Q Cl D Q3 Q2 t t t t 4 t 3 Q3 2 1 Q2 题20.14的波形图 Q1 Q4 CP 题20.14的功能表 d=1 d=1 d=0 d=0 （箭头表示移位方向） Figure 26 CLK Data out C Data in SRG8 RIGHT/LEFT RIGHT/LEFT CLK 1 4 5 7 10 6 2 3 8 9