EDA数字秒表的设计程序2009年06月01日 星期一 上午 07.docVIP

EDA数字秒表的设计程序2009年06月01日 星期一 上午 07:42程序说明：1。此程序包括分频，计数控制，显示控制部分。 2。开机显示00。00。00，用户课随时计时，暂停，清零，最大计时可到59 分59。99秒。 3。技术时钟为100HZ 4。采用时分复用的方法控制4个数码管的显示，可节省资源。 程序如下： Library ieee; Use ieee.std_logic_1164.all; Use ieee.std_logic_arith.all; Use ieee.std_logic_unsigned.all; Entity watch is Port(sel: out std_logic_vector(6 downto 1) ; seg:out std_logic_vector(7 downto 0); Beginstop:in std_logic; Reset:in std_logic; Cp2:in std_logic); End watch; Architecture behave of watch is Signal num1: std_logic_vector(3 downto 0); Signal num2: std_logic_vector(3 downto 0); Signal num3: std_logic_vector(3 downto 0); Signal num4: std_logic_vector(3 downto 0); Signal num5: std_logic_vector(3 downto 0); Signal num6: std_logic_vector(3 downto 0); Signal num: std_logic_vector(3 downto 0); Signal numlet: std_logic_vector(2 downto 0); Signal count: std_logic_vector(17 downto 1); Signal selsig: std_logic_vector(6 downto 1); Signal segsig: std_logic_vector(7 downto 0 ); Signal cp1: std_logic; Signal cp3: std_logic; Begin Process(cp2) ---- 分频。 Begin If (cp2 event and cp2=1) then if (Count=1100011010011111)then count=00000000000000000; cp1=not cp1; else count=count 1; end if; end if; cp3=count(10); end process; process(cp1) begin if reset =1 then num1(3 downto 0) =0000; num2(3 downto 0) =0000; num3(3 downto 0) =0000; num4(3 downto 0) =0000; num5(3 downto 0) =0000; num6(3 downto 0) =0000; else if cp1 event and cp1=1 then if beginstop=1 then num1=num1 1; if num1 (3 downto 0)=1001 then num1 (3 downto 0)=0000; num2= num2 1; if num2 (3 downto 0)=1001 then num2 (3 downto 0)=0000; num3= num3 1; if num3 (3 downto 0)=1001 then num3 (3 downto 0)=0000; num4= num4 1; if num4 (3 downto 0)=0101 then num4 (3 downto 0)=0000; num5= num5 1; if num5 (3 downto 0)=1001 then num5 (3 downto 0)=0000; num6= num6 1; if num6 (3 downto 0)=0101 then num6(3 downto 0)=0000; end if; end if; end if; end if; end if; end if; end if; end if; end if; end process; process (cp3) begin if (cp3 event and cp3=1)then if(numlet(2