模拟电路基础 2009102 第十三次课.pptVIP

PN结：半导体器件的基本结构 工作原理 放大电路的构成 放大电路的分析和设计方法 1. VGS VTN时，由于未形成导电沟道，所以不管VGS的大小如何，iD=0。 四. 电流-电压关系 * * Chap4 MOSFET及其放大电路 （8学时，第十三次课） ylzhang@ee.uestc.edu.cn 1. 半导体PN结及二极管；2. BJT及其放大电路。 BJT中参与导电载流子：电子和空穴 Chap1-3 简单回顾 金属-半导体接触 1. 肖特基型接触：肖特基二极管； MESFET（金属-半导体场效应晶体管） HEMT（高电子迁移率晶体管） 2. 欧姆型接触：引出电极 存在于几乎所有种类的晶体管之中 二极管、BJT管、MOS管 半导体器件的三类接触结 金属-氧化物-半导体： NMOS、 PMOS、CMOS MOSFET及其放大电路 概述 金属-氧化物-半导体FET (MOSFET→Metal-Oxide-Semiconductor FET） 结型FET（JFET→Junction FET） 场效应管（FET→Field Effect Transistor），分为两类： FET分类 N沟道 P沟道 增强型 耗尽型 N沟道 P沟道 N沟道 P沟道 （耗尽型） FET 场效应管 JFET 结型 MOSFET 绝缘栅型 IGFET (a) 输入电阻高：JFET→106 ~109 W；IGFET→1012 ~1015 W； (b) 起导电作用的是多数载流子， →FET又称为单极型晶体管； (c) 体积小、重量轻、耗电省、寿命长； (d) 噪声低、热稳定性好、抗辐射能力强； (e) 制造工艺简单。 FET的主要特点 一. 结构 4.1 N沟道增强型MOSFET P N+ S G D N+ 以P型半导体作衬底 形成两个PN结 SiO2保护层 引出两个电极 引出两个电极 引出栅极 Al 从衬底引出电极 两边扩散两个高浓度的N区 管子组成→ a. 金属（Metal） b. 氧化物(Oxide) c.半导体(Semiconductor) 故称为MOS管 二. 工作原理 P N+ S G D N+ – + + – 以N沟道增强型MOS管为例 正常放大时外加偏置电压的要求 1. vGS=0 , vDS≠0 P N+ S G N+ iD=0 D – + + – 栅源电压VGS对iD的控制作用 当VGS=0V时，漏源之间相当两个背靠背的二极管，在D、S之间加上电压不会在D、S间形成电流。 P N+ S G N+ iD=0 D – + + – 2. vGS 0 ,vDS =0 产生垂直向下的电场 栅源电压VGS对iD的控制作用 P N+ S G N+ iD=0 D – + + – 电场排斥空穴 吸引电子 形成 耗尽层 栅源电压VGS对iD的控制作用 当0＜VGS＜VTN时，SiO2中产生一垂直于表面的电场，P型表面上感应出现许多电子，但电子数量有限，不能形成沟道。 P N+ S G N+ iD=0 D – + + – 当vGS =VTN时 出现反型层，形成导电沟道 N沟道 VTN↓门限电压 N沟道增强型MOS管，简称NMOS 栅源电压VGS对iD的控制作用 P N+ S G N+ iD0 D – + + – vDS (d)沟道反型层呈楔形 (b) 沿沟道有电位梯度 3. vGS VTN,vDS0 (c) 绝缘层内不同点的电场强度不同,左高右低 (a) 漏极电流iD0 vDS增大，iD增大 漏源电压VDS对iD的控制作用 当VGS＞VTN时，由于此时栅压较强，P型半导体表层中将聚集较多的电子，可以形成沟道，将漏极和源极连通。如果此时加有漏源电压，就可以形成漏极电流iD。 P N+ S G N+ iD0 D – + + – ① vDS升高 vDS 反型层变窄 即 沟道变窄 漏源电压VDS对iD的控制作用 当VDS继续增加时，由于沟道电阻的存在，沟道上将产生压降，使得电位从漏极到源极逐渐减小，从而使得SiO2层上的有效栅压从漏极到源极增大，反型层中的电子也将从源极到漏极逐渐减少。 P N+ S G N+ iD0 D – + + – ② 当vGD=VTN时 vDS 沟道 在漏极端夹断 (b) 管子 预夹断 (a) iD达到 最大值 漏源电压VDS对iD的控制作用 即vGS-vDS=VTN时, 当VDS大于一定值后， SiO2层上的有效栅压小于形成反型层所需的门限电压，则靠近漏端的反型层厚度减为零，出现沟道夹断， iD将不再随VDS的增大而增大，趋于一饱和值。 P N+ S G N+ iD0 D – + + – ③ 当vDS进一步↑