电子技术及其应用基础数字电路统分析教学课件.ppt

电子系 骆丽 数字电子技术-chap5 电子系 骆丽 （2）电路逻辑行为特性分析 在满足忽视电气特性引起的电路逻辑行为特性变化的条件下，通过对数字电路的逻辑行为特性分析，可以建立电路的逻辑模型，也就是建立数字电路输入输出之间的逻辑关系。例如，对于例5-1-3介绍的TTL与非门电路，通过对其输入极、中间级和输出极逻辑行为的分析，可以建立其逻辑模型，即表示其输入输出属于与非逻辑关系的逻辑块。 对于必须考虑数字信号时序特性的数字逻辑系统，在建立数字电路逻辑模型时还必须考虑电路对逻辑信号的延迟效应。这时可以采用如图5-1-6所示的等效逻辑模型，其中D代表电路引起的信号总延迟。 为了方便，工程实际中一般采用估计值作为门电路的延迟。设数字信号的上升时间（从0上升到逻辑1电平所需要的时间）为TH，下降时间（从高电平下降到逻辑0电平所需要的时间）为TL，则延迟时间的估计公式是 D=(TH+TL)/2 (5-1-2) 一、数字电路分析 数字电路分析包括对数字电路的电气参数特性以及逻辑行为特性的分析。 （1）电气特性分析 数字电路的电气特性会影响电路的时间特性。设输入信号是理想数字信号，由于电阻电容的存在（相当于积分电路），必然会引起输入信号波形发生变化，使理想逻辑功能块的输入端出现一个积分上升，如图5-1-4所示。 数字