数字逻辑 复习PPT 绝对经典 我就是看得他过的 前提我什么都没学..ppt

* * * 同步时序分析步骤 同步时序逻辑电路分析步骤： 1、分清电路。确定输入、输出信号 2、列出三个方程。 激励方程、输出方程、状态方程 3、写出状态转换真值表。 4、画出状态转换图。 5、描述逻辑功能。 根据特征方程 （ RS 、D、JK、T） 同步时序分析例2 (3)、写出状态转移表 输入X 现态 次态 输出 Z Q2n Q1n Q2n+1 Q1n+1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 1 同步时序分析例2 输入X 现态 次态 输出 F Q2n Q1n Q2n+1 Q1n+1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1 1 0 0 10 11 1/0 1/0 1/1 0/0 X/Z 0/0 1/0 0/0 00 01 0/0 序列“111”检测器 同步时序逻辑设计 第五节 同步时序逻辑设计 设计步骤 * 作原始状态表/图 * 状态表化简 * 状态分配（状态编码） * 作激励函数和输出函数（确定触发器类型） * 画逻辑图 时序逻辑 电路 逻辑功能 分析 设计 设计举例1 例1 1111序列检测器。 输入X：0 1 1 1 1 输出Z：0 0 0 0 1 X Qn 0 1 A A/0 B/0 B A/0 C/0 C A/0 D/0 D A/0 D/1 Q n+1/Z 状态：ABCDE C D 0/0 1/0 0/0 A 1/1 E 1/0 B 1/0 1/1 0/0 0/0 0/0145 X Qn 0 1 A A/0 B/0 B A/0 C/0 C A/0 D/0 D A/0 E/1 E A/0 E/1 直接观察 B C D E A B C D × × √ BD BC × × × × CD 输入多于四个连续1时输出仍为1。 设计举例1 X Qn 0 1 A A/0 B/0 B A/0 C/0 C A/0 D/0 D A/0 D/1 X Q1 Q0 0 1 00 00/0 01/0 01 00/0 11/0 11 00/0 10/0 10 00/0 10/1 X Q1 Q0 0 1 00 0 0 01 0 1 11 0 1 10 0 1 X Q1 Q0 0 1 00 0 1 01 0 1 11 0 0 10 0 0 X Q1 Q0 0 1 00 0 0 01 0 0 11 0 0 10 0 1 Q1n+1 Q0n+1 Z 图：投影 Q1 Q0 A 00 B 01 C 11 D 10 Q1 n+1 Q0n+1/Z 状态分配 用D触发器 次态卡诺图 * 第四章 存储逻辑 引言 特殊存储部件 随机读写存储器RAM 只读存储器ROM FLASH存储器 存储容量的扩充 * 特殊存储部件 寄存器堆 寄存器队列 寄存器堆栈 共同特点： 存储容量小，逻辑结构简单，工作速度快。 Register Cache RAM Hardisk。 寄存器和存储器。 类似于一维数组与二维数组的区别。 * 随机读写存储器 随机读写存储器RAM(Random Access Memory) 计算机的重要记忆部件，存放数据或指令。 RAM按功能可分为静态、动态两类 RAM按所用器件又可分为双极型和 MOS型两种 思考:RAM 是否就是内存？ 制造工艺简单，成本低， 功耗小，集成度高。 * RAM的逻辑结构 由存储矩阵、地址译码器、读写控制电路组成。 存储矩阵：若干排成阵列形式的存储元（每个存储元能存储一个比特）。 存储单元：由一组有序排列的存储元组成，存储的基本单位。 重点：只能对一个存储单元进行读写操作。不能对一个存储元进行读写操作。 * RAM的逻辑结构 * ROM的应用 只读存储器 1.作函数运算表电路 例：试用ROM构成能实现函数 y = x2 的运算表电路，x 的取值范围为0～15的正整数。 解：（1）分析要求、设定变量 自变量x的取值范围为0～15的正整数，对应的4位二进制正整数，用B =B3B2B1B0表示。根据y =x2的运算关系，可求出y的最大值是152＝225，可以用8位二进制数Y =Y7Y6Y5Y4Y3Y2Y1Y0表示。 设计方法和第二章相同 需求分析? 真值表?与或表达式 * （2）列真值表—函数运算表 * 只读存储器 Y7=m12+m13+m14+m15 （3）写标准与或表达式 Y4=m4+m5+m7+m9+m11+m12 Y