EDA的设计实验的报告.docVIP

EDA设计Ⅱ 摘要： 多功能计数器由计时电路、译码显示电路、电路等利用Altera公司出品QuartusII软件以及相应的实验平台完成设计。通过实验了解QuartusII的各种功能，学习对个子模块设计后的仿真基本方法。24时多功能数字钟，具有正常分、秒计时，动态显示，保持、清零、快速校分、整点报时、闹钟、秒表功能。 Abstract: Multifunctional counter by the clock signal generator, timing circuits, decode show circuit, the time(hour) collate circuit, reset circuit, keep circuit, integral point to announce the circuit, the alarm clock circuit and music circuit, etc. Use of Altera produced by the company QuartusII software and the corresponding experimental platform complete design. Through the experiment QuartusII understanding of various kinds of functions, I have learned the simulation module design basic method. Combined with the knowledge of digital circuit ,I have designed a 24 multi-function digital clock,which has a normal time minutes and seconds, displays, maintain, reset, rapid collate points, the whole point, alarm clock, stopwatch function strike. 关键词: 计数器 译码 报时 闹钟 音乐 Key Words： arithmometer coding giving the correct time alarm clock mucic composition 目录 一、实验目的…………………………………………………4 二、实验II7.0的相应功能，为课程设计等相关课程打下理论与实践两方面的基础。 实验基本数字钟系统可以分为以下几大模块：脉冲发生电路模块，计时模块，动态译码显示模块，校分校时电路模块，整点报时模块。此外，我还添加了闹钟电路模块，彩铃模块和模块。 由于实验中提供的时钟输入是48MHz的信号，而计时用到1Hz的秒脉冲信号，因此必须对48MHz信号进行分频，通过串联一个模，两个模1000和一个模的计数器来1Hz的脉冲信号；同时在报时电路中要用到1KHz和500Hz的脉冲信号，通过串联一个模，一个模1000和一个模的计数器来对48MHz信号分频，从而得到1KHz500Hz的脉冲信号译码显示电路：（ENT和ENP）CLRN），用K3、K4控制，当其有效时使计时电路和闹钟电路中时、分计数器的计数信号用3Hz代替，以实现快速校时校分功能，同时用K8（闹钟/始终选择开关）进行区别，当K8为高时实现闹钟的校时校分，当K8为低时实现时钟的校时校分。 计时电路：实现时钟的时、分、秒的计数，将一个模24计数器、两个模60计数器用同步或异步的方式级联起来。 秒表电路：实现秒表的分、秒、毫秒的计数，将两个模60计数器、一个模100计数器用同步或异步的方式级联起来。 闹钟电路：实现闹钟时间时、分的定时，用一个模24计数器、一个模60计数器组成，由于闹钟的时间设置没有分钟向小时的进位，故两个计数器不需要级联。 时间比较电路：实现闹钟设置时间和当前时间的比较，我使用了4片7485数据比较器，当比较结果为相等时，输出高电平至彩铃模块的使能端。 彩铃模块：当时钟时间等于闹钟的设置时间时，彩铃模块将会按照设置好的乐谱发声。彩铃模块分为分频电路和乐谱电路两部分。 报时模块：主要是通过和5953″，5955″，5957″和5959″相比较，如果时间相同则发出仿电台报时音。（2）2分频电路 2分频电路在分频电路中的主要作用是将1KHz的脉冲分成500Hz的脉冲信号，用一片74161，计数到1时置零。 （3）3分频电路 由十进制计数器74160，采用置位法来实现3分频电路，计数循环为0111→1000→1001→0111→……，故用进位端的非信