远程数据传中并行转串行LVDS接口设计毕业设计说明书.docVIP

下载本文档

6
0
约2.86万字
约 49页
2018-06-29 发布于浙江
举报
版权申诉

远程数据传中并行转串行LVDS接口设计毕业设计说明书.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

远程数据传中并行转串行LVDS接口设计毕业设计说明书

远程数据传输中并行转串行LVDS接口设计清华大学毕业设计说明书第 PAGE \* ROMAN \* MERGEFORMAT I 页共 = 2 \* ROMAN II 页远程数据传输中并行转串行LVDS接口设计目录 TOC \o 1-3 \h \z \u HYPERLINK \l _Toc328481604 1 引言 PAGEREF _Toc328481604 \h 1 HYPERLINK \l _Toc328481605 1.1 课题研究背景和意义 PAGEREF _Toc328481605 \h 1 HYPERLINK \l _Toc328481606 1.2 国内外研究现状 PAGEREF _Toc328481606 \h 1 HYPERLINK \l _Toc328481607 1.3 LVDS简介 PAGEREF _Toc328481607 \h 3 HYPERLINK \l _Toc328481608 1.4 FPGA简介 PAGEREF _Toc328481608 \h 4 HYPERLINK \l _Toc328481609 1.5 本课题研究内容和安排 PAGEREF _Toc328481609 \h 4 HYPERLINK \l _Toc328481610 2 理论基础 PAGEREF _Toc328481610 \h 6 HYPERLINK \l _Toc328481611 2.1 系统整体结构 PAGEREF _Toc328481611 \h 6 HYPERLINK \l _Toc328481612 2.2 LVDS原理 PAGEREF _Toc328481612 \h 6 HYPERLINK \l _Toc328481613 2.3 FPGA结构和特点 PAGEREF _Toc328481613 \h 10 HYPERLINK \l _Toc328481614 2.3.1 FPGA的结构 PAGEREF _Toc328481614 \h 10 HYPERLINK \l _Toc328481615 2.3.2 FPGA的基本特点 PAGEREF _Toc328481615 \h 14 HYPERLINK \l _Toc328481616 2.4 并行接口和串行接口 PAGEREF _Toc328481616 \h 15 HYPERLINK \l _Toc328481617 2.5 光耦合器 PAGEREF _Toc328481617 \h 16 HYPERLINK \l _Toc328481618 3 整体硬件电路设计 PAGEREF _Toc328481618 \h 17 HYPERLINK \l _Toc328481619 3.1整体电路结构 PAGEREF _Toc328481619 \h 17 HYPERLINK \l _Toc328481620 3.2 FPGA内部电路及配置电路 PAGEREF _Toc328481620 \h 18 HYPERLINK \l _Toc328481621 3.2.1 控制模块 PAGEREF _Toc328481621 \h 19 HYPERLINK \l _Toc328481622 3.2.2 FIFO缓存设计 PAGEREF _Toc328481622 \h 19 HYPERLINK \l _Toc328481623 3.2.3 时钟管理模块电路设计 PAGEREF _Toc328481623 \h 20 HYPERLINK \l _Toc328481624 3.2.4 FPGA的配置电路 PAGEREF _Toc328481624 \h 21 HYPERLINK \l _Toc328481625 3.3 DS92LV1023串化器配置电路和连接电路 PAGEREF _Toc328481625 \h 23 HYPERLINK \l _Toc328481626 3.4 驱动电路CLC001 PAGEREF _Toc328481626 \h 27 HYPERLINK \l _Toc328481627 3.5 存储器SDRAM 电路 PAGEREF _Toc328481627 \h 28 HYPERLINK \l _Toc328481628 3.6 电源电路 PAGEREF _Toc328481628 \h 29 HYPERLINK \l _Toc328481629 3.7 程序下载电路 PAGEREF _Toc328481629 \h 30 HYPERLINK \l _Toc328481630 3.8 时钟电路 PAGEREF _Toc328481630 \h 30 HYPER