数字电子技术：8086结构2.pptVIP

4.3 8086的总线周期 是指信号高低电平(有效或无效)变化及相互间的时间顺序关系。 指令周期是指一条指令经取指、译码、读写操作数到执行完成的过程。若干总线周期组成一个指令周期 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码 多路总线的高4位继续提供状态信息，而多路总线的低16位(8088则为低8位)上出现由CPU写出的数据或者CPU从存储器或端口读入的数据。 等待状态 等待状态Tw的插入 CPU总线周期采用同步时序： 4.4 8086／8088 CPU的引脚信号和工作模式 构成较大规模的应用系统，例如可以接入数值协处理器8087 8086和总线控制器8288共同形成系统总线信号 两种组态下的内部操作并没有区别 IBM PC/XT采用最大组态 本书以最小组态展开基本原理 4.4.1 8086的引脚信号和功能 4.4.2 最小组态的引脚信号 数据和地址引脚 读写控制引脚 中断请求和响应引脚 总线请求和响应引脚 其它引脚 1. 数据和地址引脚 在访问存储器或外设的总线操作周期中，这些引脚在T1状态输出存储器或I/O端口的地址A15～A0 1. 数据和地址引脚（续1） 这些引脚在访问存储器的T1状态输出高4位地址A19～A16 S6为0，表示8086/8088连在总线上 S5表示中断允许表示的当前设置，为1则允许可屏蔽中断请求，为0则禁止一切可屏蔽中断。 1. 数据和地址引脚（续2） 高8位数据总线允许／状态复用引脚(输出) 2. 读写控制引脚 ALE（Address Latch Enable） 2. 读写控制引脚（续1） IO/M*（Input and Output/Memory） 2. 读写控制引脚（续2） 写控制，输出、三态、低电平有效 2. 读写控制引脚（续3） IO/M*、WR*和RD*是最基本的控制信号 2. 读写控制引脚（续4） 在总线操作周期中，8086 CPU会在第3个时钟周期的前沿测试该引脚 如果测到高有效，CPU直接进入第4个时钟周期 如果测到无效，CPU将插入等待周期Tw 2. 读写控制引脚（续5） DEN*（Data Enable） 3. 中断请求和响应引脚 有效时，表示请求设备向CPU申请可屏蔽中断 3. 中断请求和响应引脚（续1） 有效时，表示来自INTR引脚的中断请求已被CPU响应，CPU进入中断响应周期 3. 中断请求和响应引脚（续2） 不可屏蔽中断请求，输入、上升沿有效 4. 总线请求和响应引脚 总线保持（即总线请求），输入、高电平有效 4. 总线请求和响应引脚（续1） HLDA（HOLD Acknowledge） 5. 其它引脚 RESET 5. 其它引脚（续1） 系统通过该引脚给CPU提供内部定时信号。 5. 其它引脚（续2） Vcc 5. 其它引脚（续3） 当CPU执行WAIT指令时，他将在每个时钟周期对该引脚进行测试：如果无效，则程序踏步并继续测试；如果有效，则程序恢复运行 “引脚”小结 CPU引脚是系统总线的基本信号 可以分成三类信号： 16位数据线：D0～D15 20位地址线：A0～A19 控制线： ALE、IO/M*、WR*、RD*、READY INTR、INTA*、NMI，HOLD、HLDA RESET、CLK、Vcc、GND “引脚”提问 提问之一： CPU引脚是如何与外部连接的呢？ 4.4.3 最小模式的总线形成 3片8282或74LS373，用来作为地址锁存器； 时钟发生器8284A 8284A的功能：产生恒定的时钟信号，对准备信号(READY)及复位信号(RESET)进行同步 4.5 8086／8088的主要操作功能 一个微型机系统要完成各种任务，其中有一些操作是最基本的。8086的主要的基本操作有： 系统的复位和启动操作； 总线操作； 中断操作； 最小工作模式下的总线请求； 最大工作模式下的读／写操作。 4.5.1 系统的复位和启动操作 8086／8088的复位和启动操作是在RESET引脚上加上触发信号来执行的。 8086／8088要求复位信号(RESET)至少有4个时钟周期的高电平，如果是初次加电的启动，则要求有大于50μs的高电平。 4.5.2 总线操作 8086／8088 CPU中各单元之间以及与外设的数据交换，都是通过总线来进行的。总线操作有两种情况，即总线读操作及总线写操作。 4.5.3 中断操作 微机系统为适应各种需要，都有一个中断系统，8086／8088是16位微处理器，它的中断系统可以处理256种不同类型的中断。 中断向量是中断处理子程序的入口地址，每个中断类型对应一个中断向量。 8086／8088的中断向量表如下图所示。 8086／8088为外部设备提供两条引线即NMI和INTR来送入中断请求信