原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
仿真中是利用modelsim软件地自带加载仿真数据功能实现地仿
仿真中是利用modelsim软件的自带加载仿真数据功能实现的仿真。所以没有编仿真数据文件。数据流依次是（47LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY frame IS PORT (clk:IN STD_LOGIC; data: IN STD_LOGIC_vector(0 to 7); syna:OUT STD_LOGIC); END frame; ARCHITECTURE behavior OF frame IS TYPE state IS(s0,s1,s2,s3,s4); SIGNAL s,next_s:state; 记录状态 SIGNAL d:STD_LOGIC_vector(0 to 7); 描述数据流 SIGNAL num:INTEGER RANGE 0 TO 15; num用来找到祯头计数祯长的 SIGNAL evenorodd:STD_LOGIC; 记录是否找到祯 SIGNAL add:INTEGER RANGE 0 TO 2; 记录出错次数 BEGIN PROCESS(clk,data) 逐字节找祯头 BEGIN IF (next_s/=s0) and rising_edge(clk)THEN IF num=15 THEN num=0; ELSE num=num+1; END IF; d=data; ELSIF rising_edge(clk) THEN d=data; END IF; END PROCESS; PROCESS(next_s) 状态转换 BEGIN s= next_s; END PROCESS; process(clk) 进入状态机 BEGIN IF clkevent AND clk=1THEN CASE s IS WHEN s0= IF d HEN next_s =s1; syna=0; evenorodd =1; ELSE next_s =s0; syna=0; evenorodd =0; END IF; WHEN s1= syna=0; IF num=15 THEN IF d THEN next_s =s2;
文档评论（0）