第六章 存储器系统译码和的存储器系统.pptVIP

6.2.3 存储器地址译码 存储器芯片与处理器的连接 存储器芯片有数据、地址、读写控制引脚 处理器总线有数据、地址、读写控制信号 功能上多数可以直接相连 但是，地址信号需要译码 处理器地址总线个数多于存储器地址引脚个数 多个存储器芯片组成一定容量的存储系统 需要利用地址总线控制存储器片选信号 1. 地址译码 译码（Decode） 将某个特定的编码输入翻译为有效输出的过程 存储器译码电路 可编程逻辑器件PLD 译码器 门电路组合 举例：多输入或门实现译码 64K×8结构的SRAM，地址引脚16个A15～A0，构成8086系统的16位字长存储器系统——2片，一片接高8位，一片接低8位。 8086处理器： 20个地址总线A19～A0 16位数据总线 低8位数据总线——A0=0 访问 高8位数据总线——BHE=0 访问 8086执行不同操作指令时的A0和BHE信号 操作指令 控制信号 使用的数据引脚 BHE A0 读写偶数地址一个字 0 0 AD15~AD0 读写偶数地址一个字节 1 0 AD7~AD0 读写奇数地址一个字节 0 1 AD15~AD8 读写奇数地址一个字 （需要2个总线周期才能读取一个存放在奇数地址的字数据） 0 1 1 0 AD15~AD0 第一个总线周期保存低字节数据 AD15~AD0 第二个总线周期存放高字节数据 简单的门电路译码 地址： A19 A17 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 地址空间范围：00000H~1FFFFFH 只要执行存储器访问指令，且指令给出的地址在该范围类，则（A19）（A18）（A17）=000 选中图中的两片存储器 而地址A16~A0选中芯片中的具体一个存储单元。 地址： A19 A17 A0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 地址空间范围：80000H~9FFFFFH 只要执行存储器访问指令，且指令给出的地址在该范围类，则（A19）（A18）（A17）=100 选中图中的两片存储器 而地址A16~A0选中芯片中的具体一个存储单元。 2. 译码器 3-8译码器：138译码器 3个控制输入引脚： G1，G2A*和G2B* 有些资料上 E3, E2* E1* (我们的教材这样表示） 都有效，才能实现译码功能 3个编码输入引脚：C，B和A 8种编码各对应一个译码输出引脚 C B A＝000编码使Y0*低有效，其他高电平无效 C B A＝001编码使Y1*低有效，其他高电平无效 …… C B A＝111编码使Y7*低有效，其它高电平无效E3 译码器74LS138 译码器译码 对于存储器访问，M/IO* =1，将该信号接到3-8译码器的G1（E3）引脚，则只有执行存储器访问指令（存储器读或写指令） MOV mem, src MOV src, mem 时，存储器的地址译码器才有效。 在执行 端口访问指令 IN OUT 时，M/IO*=0，存储器译码器输出Y7*~Y0*全部无效（为1），这样就将存储器地址与I/O端口地址区分开来。 一个例子如下： 地址： A19 A17 A0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 地址空间范围：00000H~1FFFFFH 只要执行存储器访问指令，且指令给出的地址在该范围类，则（A19）（A18）（A17）=000 选中图中的两片存储器 而地址A16~A0选中芯片中的具体一个存储单元。 这种将高位地址全部送译码器进行译码的方式——全译码方式。 译码方式 全译码 ——全部高位地址进行译码 部分译码 ——部分高位地址进行译码 线选方式 ——直