6时序逻辑电路[1]2(1).pptVIP

1 第6章 时序逻辑电路 6.1 时序逻辑电路的基本概念 6.2 同步时序逻辑电路的分析 6.3 同步时序逻辑电路的设计 6.4 异步时序逻辑电路的分析 6.5 若干典型的时序逻辑集成电路 2 6.1.1 时序逻辑电路的模型与分类 1. 时序电路的模型 电路由组合电路和存储电路组成。 电路存在反馈。 结构特征: 6.1 时序逻辑电路的基本概念 3 输出方程: O＝f1(I，S) 激励方程: E＝f2(I，S) 状态方程 : Sn+1＝f3(E，Sn) 表达输出信号与输入信号、状态变量的关系式 表达了激励信号与输入信号、状态变量的关系式 表达存储电路从现态到次态的转换关系式 4 同步时序逻辑电路（synchronous sequential logic circuit） ：电路中各触发器状态的变化，都在同一时钟信号的作用下发生的（触发器接相同的时钟脉冲） 2 时序逻辑电路的分类 异步时序逻辑电路（asynchronous sequential logic circuit） ：电路中各触发器状态的变化，在各自时钟信号的作用下完成的（触发器没接同一的时钟脉冲） 。 5 逻辑方程：输出方程、激励方程、状态方程 6.1.2 时序电路逻辑功能的表达 状态表（state table） 状态图（state diagram） 时序图（timing diagram） 6 输出方程 激励方程组 状态方程组 （1） 逻辑方程组 7 状态转换真值表 8 （2）状态表 状态转换真值表 9 状态表 （3）根据状态表画出状态图 10 （4） 时序图 时序逻辑电路的四种描述方式是可以相互转换的 根据状态表画出波形图 11 时序逻辑电路分析： 　按照给定的同步时序电路，分析其状态和输入信号在输入变量和时钟作用下的转换规律，进而确定电路的逻辑功能。 6.2 同步时序逻辑电路的分析 12 （1） 根据给定的时序电路，写逻辑方程组（输出方程、激励方程） 6.2.1 分析同步时序逻辑电路的一般步骤 （2） 将激励方程代入对应的触发器的特性方程，得到电路的状态方程。 （3） 根据状态方程和输出方程，列出电路的状态表，画状态图、时序图。 （4） 用文字描述时序逻辑电路的功能。 13 例1 试分析如图所示时序电路的逻辑功能。 6.2.2 同步时序逻辑电路分析举例 电路是由两个T 触发器组成的同步时序电路。 解： (1)分析电路组成。 14 (2) 写输出方程组、激励方程组 激励方程组: T0=A T1=AQ0 输出方程组: Y=AQ1Q0 （3）状态方程组－－将激励方程组代入T 触发器的特性方程 15 (4) 列出状态表 Y =A Q1Q0 16 (5) 画出状态图 17 (6) 画出时序图 18 (7) 逻辑功能分析 电路是一个由信号A控制的可控二进制计数器。 当A=0时停止计数，电路状态保持不变； 当A=1时，在CP上升沿到来后电路状态值加1，一旦计数到 11状态，Y 输出1。 19 例2 分析下图所示的同步时序电路。 输出方程组 Z0=Q0 Z1=Q1 Z2=Q2 （1）根据电路写出方程组: 20 （2）列出状态表 21 （3) 画出状态图 22 (4) 画出时序图 23 由状态图可见，电路的有效状态是3位循环码。 从时序图可看出，电路正常工作时，各触发器的Q端轮流出现 一个脉宽为TCP脉冲信号,循环周期为3TCP。电路的功能为脉冲分配器或节拍脉冲产生器。 (5) 逻辑功能分析 24 例3：分析图示的时序逻辑电路。 解：（1）写各逻辑方程 25 （2）各触发器的状态方程 26 （3）列状态表、画状态图和时序图 状态表 27 画状态图 28 时序图 Q0 Q1 Y 29 时序逻辑电路功能 电路是个同步的可控计数器，当A＝0时，电路进行加法计数；当A=1时，电路进行减法计数。加计数器时利用Y下降沿触发进位操作，减计数器时利用Y上升沿触发借位操作。 30 6.3 同步时序逻辑电路的设计 （1） 根据给定的逻辑功能确定状态图和状态表。 6.3.1 同步时序逻辑电路设计的一般步骤 （2） 状态化简。 （4） 选择触发器的类型和个数。 （5） 确定电路的输出方程及各触发器的激励方程。 （3） 状态分配（编码）。 （6） 画逻辑电路图，并检查电路自启动能力。 （用小规模集成器件） 31 例：用