在数字电路中占了很大的比例,如果没有时序电路,也就没.pptVIP

下载本文档

16
0
约4.13千字
约 10页
2018-07-20 发布于江苏
举报
版权申诉

在数字电路中占了很大的比例,如果没有时序电路,也就没.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

在数字电路中占了很大的比例,如果没有时序电路,也就没

* * 时序电路，在数字电路中占了很大的比例，如果没有时序电路，也就没有现代的数字电路。在 AHDL 语言中，时序电路为例化的电路，这一点与VHDL等其他硬件逻辑描述语言不同。一、D 触发器在我们看时序电路之前，我们先看一下 D 触发器的结构和性质如下：结构图状态转移表 Inputs | Output PRN CLRN CLK D | Q L H X X | H H L X X | L L L X X | Illegal H H CP L | L H H CP H | H H H L X | Qo* H H H X | Qo AHDL 的序列逻辑部分武德斌 AHDL 的序列逻辑部分我们先设计一个锁存器，使用 D 触发器完成。 SUBDESIGN Example_11 ( Clr,Prn,Clk,In_data : INPUT; Out_data : OUTPUT; ) VARIABLE Example_dff : DFF; BEGIN Example_dff.D = In_data; Example_dff.Clk = Clk; AHDL 的序列逻辑部分 Example_dff.Clrn = ClR; Example_dff.Prn = Prn; Out_data = Example_dff; END; 上面的这个例子，引入一个例化的 D 触发器模块 Example_DFF，在这里他被说明成 DFF，则我们调用时，它就是一个触发器模块。在 AHDL 语言中，D触发器的 D 端和时钟端是必须被连接的，而Clrn和Prn可不连接，这是被默认为许可。我们知道了D触发器，其他的触发器如JK触发器、T触发器以及RS触发器都可以通过D触发器辅以一些组合逻辑完成，所以可编程器件中均提供的是D触发器。我们用D触发器再加上一些组合电路，就可完成众多的时序电路设计，下面我们举两个典型的例子来说明： AHDL 的序列逻辑部分计数器的设计： SUBDESIGN Examp