微机原理及接口技术(徐惠民)第2章.ppt

微机原理与接口技术 第二章 微型计算机中的微处理器 第二章 微型计算机中的微处理器 内容： ? 8086/8088 CPU的编程结构 ? 8086／8088 CPU的引腿信号和工作模式 ? 寄存器结构 ? 8086／8088的存储器组织 ? 8086的I／O组织 ? 8086／8088微处理器典型时序分析 本章重点要求 1、理解、掌握8086/8088微处理器基本结构、各部件功能； 2、理解8086/8088CPU两种工作模式的特点，掌握其主要引脚信号及其使用； 3、了解8086/8088CPU内部寄存器结构，掌握其常用寄存器的使用； 4、了解存储器组织的分体结构及分段管理机制。 (4) 20条地址总线，直接寻址能力1M字节； (5) 40条引线、双列直插式； (6) 单相时钟； (7) 电源为5V。 8088微处理器与8086微处理器的主要区别：对外的数据线只有8位，目的是为了方便地与8位I/O接口芯片相兼容。 2、程序执行过程 设程序的指令代码已存放在存贮器中。为执行程序，CPU按照时钟节拍，产生一系列控制信号，有规则地重复进行以下过程。 （1）BIU从存贮器中取出一条指令存入指令队列。 （2）EU从指令队列取指令并执行指令。BIU利用 总线空闲时间，从内存取第二条指令或取第 三条指令存入指令队列。 （3）EU执行下一条指令。如果前面一条指令有写 存贮器的要求，则通知BIU把前条指令结果写 到存贮器中，然后再取指令存入指令队列。 （4）如指令执行要求读取操作数，由BIU完成。 （5）EU执行再下一条指令，返回（1）处继续执行上述操作过程。 所以，程序的执行过程就是CPU取指令、分析指令、执行指令，再取指令这样一个循环重复过程。 在指令执行过程中，利用EU分析指令操作码和执行指令时不占用总线操作时间的特点，BIU自动地通过总线读取存贮器中的指令码存入BIU指令队列，从而使BIU与EU并行工作，提高CPU执行指令的速度。 T2状态：CPU从总线上撤消地址，使总线的低16位置为高阻抗状态，为传输数据作准备。总线的高4位输出本总线周期状态信息；这些状态信息用来表示中断允许状态、当前正在使用的段寄存器等。 T3状态：CPU在总线的高4位继续输出总线周期状态信号。在总线的低16位出现由CPU写出的数据，或者从存储器或I／O端口读入的数据。 T4状态：总线周期结束。 一、最大和最小工作模式 最小工作模式：指系统中只有8086／8088一个微处理器，构成小规模的应用系统；最小模式也称单处理器模式。 在最小模式系统中，所有的系统总线信号都直接由8086／8088CPU产生。 最大工作模式：指系统中包含有两个或两个以上的微处理；一个为主处理器（8086／8088CPU），其他的称为协处理器，协助主处理器工作，构成较大规模的应用系统。 常与主处理器8086／8088CPU配合的协处理器：一个是专用于数值运算的协处理器8087；另一个是专用于输入／输出操作的协处理器8089。 最大模式是一个多处理器系统，需要解决主处理器和协处理器之间的协调工作问题和对系统总线的共享控制问题；故在硬件方面增加了一个总线控制器8288，由其对CPU发出的控制信号进行变换和组合，产生所有的总线控制信号。 二、8086／8088CPU的引脚信号和功能 8088/8086 CPU的引脚 （3） （Interrupt Acknowledge）中断响应信号，输出、三态、低电平有效 是对中断请求信号INTR的响应。CPU在整个中断响应周期内发出两个连续的 负脉冲，第一个负脉冲是通知请求中断的外设，其发出的中断请求已得到响应，外设接口收到第二个负脉冲后，向数据总线上送中断类型码， 信号通常用来作为读取中断类码的选通信号。 （6） （Data Enable）数据允许信号，输出、三态、低电平有效。 有效时，表示当前数据总线上正在传送数据。当使用总线驱动器8286／8287时， 信号用来作为8286／8287的输出允许控制信号，使之开始传送数据。 （7）HOLD（Hold Request）总线保持请求信号，输入、高电平有效。 作为其它部件向CPU发出使用总线的请求信号。 （8）HLDA（Hold Acknowledge）总线保持响应信号，输出、高电平有效。 是CPU对总线保持请求