3.2 时序(1学时).pptVIP

时 序 寄存器时序参数 同步系统 时钟的非理想化 时钟偏差 时钟沿到达不同空间的时间差别; 各个周期的偏差相同； 不造成时钟周期的变化，只有相位的偏移； 衡量时钟分布好坏的指标； 时钟抖动 给定空间上时钟周期的变化; 可正可负，平均值为0的随机量； 需要严格限定抖动的范围； 衡量时钟本身好坏的指标； 偏差与抖动 Skew(偏差）和Jitter（抖动） 都会影响时钟周期的有效性 时钟非理想化的原因 正负偏差 正偏差 负偏差 偏差的影响 抖动的影响 沿触发系统 双向时钟 H树型时钟分布 H-tree 实际的H-tree 网格型时钟分布 例：Alpha 21164处理器 时钟频率：300MHz，930万个晶体管 时钟的总负载：3.25nF 采用分级时钟分布 进入芯片的时钟信号首先通过位于芯片中央的一个6级缓冲器。 它所产生的信号用metel3分配到位于二级高速缓存存储器和执行单元边沿之间的左右两排最终时钟驱动器上。 这些驱动器所产生的信号被驱动到一个metel3和metel4导线的网格上。 最终的时钟驱动反相器的等效晶体管宽度为58cm！ 21164版图 21164时钟分布 21164的时钟偏差 解决大规模、高性能同步设计中的时钟偏差和时钟分布问题是可以实现的。 然而要使这样一个电路可靠地工作则需要精心地规划和周密的分析 Alpha 21264 21264时钟偏差 同步