【实验1】阻塞式赋值与非阻塞式赋值的区别.docVIP

【实验1】阻塞式赋值与非阻塞式赋值的区别 一、实验目的 深入理解和掌握阻塞式赋值与非阻塞式赋值的概念和区别。 深入理解顺序执行和并发执行的概念。 二、实验内容 阻塞式赋值与非阻塞式赋值是Verilog HDL电路设计的难点之一，需要清楚它们之间在语法上的区别以及综合后所得到的电路在结构上的区别。在always块中，阻塞式赋值可以理解为赋值语句是顺序执行的，而非阻塞赋值语句可理解是并发执行的。在实际的时序逻辑设计中，一般采大多采用非阻塞赋值方式，有时为了在同一周期实现相互关联的操作，也使用阻塞赋值语句。 把在一个always块中实现的两个阻塞赋值语句分别放在两个always块中实现，通过仿真波形理解顺序执行和并发执行的概念。 阻塞式赋值与非阻塞式赋值程序 （见书上P163页） 实验报告应包括如下实验结果 1. 阻塞式赋值与非阻塞式赋值在功能仿真时的波形图，并做简要分析。 非阻塞式 分析：非阻塞式的功能仿真，当初始值b=0,c=0，遇到时钟上升沿，a变为1.always中的两条语句同时执行，这时b的值为1，c的值为b的初始值0.再下一个时钟上升沿，初始值a=1,b=1,c=0，这时always中的两条语句同时执行，b的值还为1，c的值为b的初始值1 阻塞式： 分析：阻塞式的功能仿真，当初始值b=0,c=0，遇到时钟上升沿， a变为1.always中的两条语句顺序执行，这时b的