第二章 微处理器系统结构(wq).pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第二章 微处理器系统结构(wq)

2.4.2 存储器分段 分段原因: 8086有20根地址线,但其内部可以表示的地址最多只能是16位。 为了能寻址1MB空间,8086对存储器进行逻辑分段,每个段最大为64KB,最小为16B(此时最多64K个段)。 连续 逻辑段 A段 B段 C段 D段 E段 00000H 10000H 20000H 30000H 40000H …… 实际(物理) 存储器 分离 完全重叠 部分重叠 存储器的逻辑地址和物理地址 加法器 8086物理地址PA的形成, 其中的16位偏移量也称为有效地址EA(出现在指令中) 段寄存器 15 0 16位偏移量 0 15 20位物理地址 0 19 段基址 1123H 偏移量 13H 段基址1124H 偏移量 03H 物理地址PA与逻辑地址LA的对应 存储单元 物理地址 11230H 11231H 11232H …… 1123FH 11240H 11241H 11242H 11243H 0000 存储器段操作 四个段寄存器(CS、DS、SS、ES)指示四个现行段的段地址。段和段之间可以相互分离、连接、部分重叠或完全重叠。 存储器操作 默认段基址 可使用段基址 偏移地址 取指令 CS — IP 堆栈操作 SS — SP 变量 DS CS、ES、SS 有效地址* 源数据串 DS CS、ES、SS SI 目的数据串 ES — DI 堆栈中的变量 SS — BP * 由指令给的出寻址方式所指定的地址 逻辑地址源 物理地址的生成 取指令时:由代码段寄存器CS,再加上IP的16位偏移量 堆栈操作时:由堆栈段寄存器SS,再加上SP所决定的16位偏移量 取数据:ES或DS再加寻址的偏移地址 程序所需的存储空间不超过64KB(包括程序、堆栈和数据),可使CS、SS、DS、ES相等 任务的程序、堆栈以及数据分别不超过64KB,CS,DS,SS可分别置初值,否则用子程序结构 2.4.3 8086系统堆栈操作 堆栈:后进先出的的一段内存 栈顶:永远由地址指针(SS:SP)指示 栈底:最初始的地址指针(SS:SP)指示处 堆栈深度:最大64KB 堆栈的作用:调用子程序(或转向中断服务程序)时,把断点及有关的寄存器、标志位及时正确地保存下来,并保证逐次正确返回 堆栈操作指令:入栈指令PUSH与出栈指令POP 入/出栈操作数:是一个字,而不是一个字节 子程序调用指令或中断响应自动完成时,恢复断点地址由返回指令(RET或IRET)完成 堆栈初始化操作 堆栈段起始地址 栈底及初始栈顶 地址 存储单元 10200H 10202H 10204H 10206H 10208H 1020AH 1020CH …… 10230H 00 11 SS 10 20 SP初值 00 30 入栈操作 栈顶 PUSH AX 12 34 PUSH BX 1A B1 10200H 10202H 10204H 10206H 10208H …… 1022CH 1022EH 10230H 00 11 SS 10 20 SP 00 30 栈底 00 2E 00 30 堆栈段起始地址 12 34 1A B1 00 2E 00 2C 出栈操作 栈顶 POP AX POP BX 10200H 10202H 10204H 10206H 10208H …… 1022CH 1A B1 1022EH 12 34 10230H 00 11 SS 10 20 SP 00 2C (栈底) 堆栈段起始地址 00 2E 00 30 1A B1 12 34 2.5 8086总线时序 时序图:描述某一操作过程中,芯片/总线上有关引脚信号随时间发生变化的关系图 总线周期:执行一个总线操作所需要的时间 一个基本的总线周期通常包含 4 个T状态 典型的总线周期示意 读周期——总线读操作(对存储单元或I/O端口) 写周期——总线写操作(对存储单元或I/O端口) 中断响应周期——中断响应操作 空闲周期——总线空操作 最小模式下存储器或I/O的读周期时序 CLK T1 T2 T3 T4 A19~A16/S6~S3 M/IO AD15~AD0 ALE S6 ~ S3 A15 ~ A0 D15 ~ D0

文档评论(0)

ldj215323 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档