- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
《IC课程设计》报告
折叠式共源-共栅运算跨导放大器的设计
姓名:王志伟
学号:U200713959
班级:0707
院系:控制系
专业:自动化
同组人姓名:田绍宇 胡月
目录
TOC \o 1-3 \h \z \u HYPERLINK \l _Toc252487785 1设计目标 PAGEREF _Toc252487785 \h 1
HYPERLINK \l _Toc252487786 2相关背景知识 PAGEREF _Toc252487786 \h 2
HYPERLINK \l _Toc252487787 3设计过程 PAGEREF _Toc252487787 \h 2
HYPERLINK \l _Toc252487788 3.1 电路结构设计 PAGEREF _Toc252487788 \h 2
HYPERLINK \l _Toc252487789 3.2 主要电路参数的手工推导 PAGEREF _Toc252487789 \h 2
HYPERLINK \l _Toc252487790 3.2.1直流工作点分析 PAGEREF _Toc252487790 \h 2
HYPERLINK \l _Toc252487791 3.2.2带宽分析及原件参数计算 PAGEREF _Toc252487791 \h 3
HYPERLINK \l _Toc252487792 3.2.3直流增益的小信号模型分析 PAGEREF _Toc252487792 \h 4
HYPERLINK \l _Toc252487793 3.3 计算参数验证 PAGEREF _Toc252487793 \h 5
HYPERLINK \l _Toc252487794 4电路仿真 PAGEREF _Toc252487794 \h 5
HYPERLINK \l _Toc252487795 4.1交流特性仿真 PAGEREF _Toc252487795 \h 7
HYPERLINK \l _Toc252487796 4.2最大输出摆幅仿真 PAGEREF _Toc252487796 \h 9
HYPERLINK \l _Toc252487797 4.3共模输出的仿真验证 PAGEREF _Toc252487797 \h 11
HYPERLINK \l _Toc252487798 5讨论 PAGEREF _Toc252487798 \h 12
HYPERLINK \l _Toc252487799 6收获和建议 PAGEREF _Toc252487799 \h 13
HYPERLINK \l _Toc252487800 7参考文献 PAGEREF _Toc252487800 \h 13
摘 要:折叠式共源共栅结构的运算放大器不仅能提高增益、增加电源电压噪声抑制比、而且在输出端允许自补偿。
1设计目标
设计一款折叠式共源-共栅跨导运算放大器(Design a Folded Cascode OTA),其设计指标见表1,参考电路原理图如下图所示,用0.35um coms工艺。
Cload
DC Gain
GBW
Vdd
Idd
3pF
40dB~50dB
300MHz
3V
Don’t Care
图: 折叠式共源-共栅跨导运算放大器
设计步骤与要点:
1.直流工作点的分析与设计(DC operation point design and analysis)
假设所有的MOS管均工作在饱和区,VGS-VT=200mV,VDD=3V,
VSS= 0V,计算OTA的最大输出摆幅。
基于0.35 um CMOS工艺,计算和设计MOS管的尺寸,使OTA电路满足最大输出摆幅的要求。
以下数据可供设计参考
L1,2,3,4 = Lmin; Lmin= 1μm。
2.在HSpice电路仿真软件,对所设计的电路进行模拟仿真与设计
2相关背景知识
随着集成电路技术的不断发展,高性能运算放大器得到广泛应用,其性能直接影响电路及系统的整体性能。
折叠式共源共栅运算放大器具有二阶优化性能,因此设计一个实用价值的折叠式共源共栅运算放大器是非常有现实意义的。CMOS管的参数并不能通过简单的理论计算进行准确的预测,在给定的工艺条件下,理论计算出的管子宽长不考虑实际情况下工艺条件等诸多外界因素,仿真的结果会和设计指标有很大的差距。
3设计过程
3.1 电路结构设计
3.2 主要电路参数的手工推导
3.2.1直流工作点分析
假设所有MOS管均工作在饱和区,VGS-VT=200mV,VDD=3V,VSS=0V,VT1=VT2=VT3=VT
原创力文档


文档评论(0)