IC的设计,2D到3D平地起高楼.docVIP

IC的设计,2D到3D平地起高楼 　　3D IC是不是系统单芯片(SOC)与系统级封装(SIP)的救赎? 　　SIP并没有完全接手SOC的技术任务，2006年开始推出3DIC概念后，2008年实作已有20万片。台湾地区目前最重要的课题是：制订3D IC的产业标准。异质整合，平地起高楼 　　如果以“高度”形容一个城市，杜拜2008年的最高建筑是160层楼高，高度705m。马来西亚1998年的最高建筑是88层楼高，高度452m。台湾2004年的最高建筑是101层楼高，高度508m。 电子产品，功能越加越多，走到系统单芯片(SOC)，为数众多的晶体管，必须越靠越紧密。 　　3D IC的概念，是从SOC的痛苦中，寻求创新的结果，盖起高楼吧!!简单说3D IC是把各种不同属性，不同制程程序的晶圆，把逻辑(IogIC)、内存(memory)、微机电(MEMS)，生医(Bio)、电池(Bartery)等，一层层地堆栈，构筑出千层糕一般的立体IC。 　　3D IC，最精简的介绍，就是“异质整合”(Hete rogeneous Integration)。 　　 　　SOC带来的痛苦 　　 　　 　　半导体产业推动办公室(SIPO)副主任唐经洲，分析SOC所面临的6大困难包括：“投资成本太高”，“材料发展不易”、“微影技术太过困难”、“3D晶体管架构尚未成熟”、“制程变异性难以掌握”及“散热问题影响深远”。 　　在“投资成本太高”方面，他指出，追求先进制程的SOC，65奈米制程的投资规模已高达新台币15亿元，这样的投资规模已经不是一般的IC公司可以投资得下去的。 　　在“微影技术太过困难”方面，193nm光源的微影机，在制程技术不断微缩的挑战下，虽然台积电的林本坚博士发明了浸润式微影技术，解决了大家花更多资金买157nm光源的微影机，但浸润式微影技术可不是白吃的午餐，要付出的代价是要用更多的计算机运算，包括光学近接效应修正法(optICal proximitycorrection；OPC)OPC等计算机算法来做微调。 　　在“3D晶体管架构尚未成熟”这点，虽然有FinFET(鳍式场效晶体管)，但也还不是非常成熟普及的技术。 　　5个字简介SOC，可说“又贵、又困难”：两个字简介SOC，就是“痛苦”。 　　 　　3D IC技术优势 　　 　　3D IC与过去IC制程概念上，并没有太大不同，不同的是这回晶圆(Wafer)必须磨得更薄，直接在wafer上钻洞，透过溅镀或CVD把铜给灌进洞里。唯一新的制程是精准度要求达1μm的精密机械手臂(Handler)进行对准(alignment)，把多片wafer给连结在一起。 　　 　　把SOC，SIP及3D IC三者放在一起比较。在联机密度(interconnect density)上，半导体产业推动办公室(SIPO)副主任唐经洲给了很好的概念，他表示，SIP与SOC的联机密度比，大约是1比100，而3D IC则是10左右。在菜单现上，3D IC又能达到SOC的高复杂度。娇小省电 　　3D IC在联机密度上的优势，给设计所带来的好处包括：减少外观尺寸、减少电容与电感、提高速度、以及降低功耗等，这些好处，尤其是降低功耗，对于手持式电子产品的优势非常大。制造成本低 　　生产费用上，3D IC延长许多旧制程(例如：0.35μm)的使用年限，这些制程的机台早就折旧得差不多了，所以，3D IC的制造成本，具有很好的成本优势。 　　 　　异质整合 　　 　　整个3D IC技术，最炫人的部分，就在于“异质整合”(Heterogeneous Integration)，这项技术让设计者可以把许多制程特性完全不同的组件，给一片片像迭千层糕似地，往3D IC迭上去，除了电源(Energy／Power)、处理器(Processor)，内存(Memory)外，还可以有射频(RF)、数字模拟转换(AD／DA)、奈米组件 (Nano DevICe)、微机电(MEMS)、生化传感器(ChemICal Bio Sensors)等等。异质整合的3D IC让未来的手机可像悠游卡一样薄，还能同时拥有照相功能。 　　 　　提高可靠度 　　 　　由于制程上3D IC只要用10年前的主流制程就已绰绰有余，因此，相较于SOC的制程变异性高、难以掌控，3D IC所需的制程，早已千锤百炼，所以可靠度高。 　　 　　3D IC主要应用 　　 　　 　　由于SOC的千难万难，因此，2007年大家就主推SIP来帮忙。但SIP美中不足的是，在联机密度(interconnect density)上表现有限，要连太多线就要打架了。 　　3D IC的应用从2006年萌芽后，2008年已经有20万片芯片