职业教育 电工电子技术 第9章 数字电路基础.pptVIP

　　振荡周期：  　T=TPH+TPL≈0.7(R1+2R2)C(R1包括RW部分)　　　　　　 　　 (9.12)　　振荡频率： 　　占空系数：　　当 　时，占空系数近似为50％。 (9.13) (9.14) 　本章小结　　通过本章的学习，可以回答学习情境十提出的问题，这也是本章的重点内容。　　1. 二进制数、十六进制数、十进制数及其相互转换。　　2. 主要逻辑门及逻辑关系。　　与：Y＝AB；或：Y＝A+B； 　　3. 逻辑的表示。　　逻辑关系可以用真值表、逻辑函数、逻辑电路图等方式表示。 　　4. 常见组合逻辑电路： 译码器、加法器。　　5. 组合逻辑电路的分析与设计。　　6. 基本触发器、同步二进制计数器。　　(1) 基本触发器：基本RS触发器、时钟RS触发器、JK触发器、D触发器。　　(2) 同步计数器： 包括同步二进制计数器的分析方法及74LS161的使用。　　7. 数模混合集成电路555的工作原理及使用方法。 　　(3) 举例。　　例9.14　设维持-阻塞D触发器的初始状态为0，已知输入D的波形图如图9.41所示，画出输出Q的波形图。　　解：由于是边沿触发器，在画波形图时，应注意以下两点： 　　(1) 触发器的触发翻转发生在时钟脉冲的触发沿(这里是上升沿)。　　(2) 判断触发器次态的依据是时钟脉冲触发沿前一瞬间(这里是上升沿前一瞬间)输入端的状态。　　根据D触发器的功能表或特性方程或状态转换图可画出输出端Q的波形图，如图9.41 所示。 图9.41　例9.14波形图 　　如果将D触发器的反向输出端Q与输入端D相连，则输出Q在每一时钟脉冲CP的每一上升沿状态翻转一次，输出信号的频率是CP的一半，实现了2分频，如图9.42所示。如果在信号产生电路中输出信号的频率为2 Hz，则用此电路，可输出频率为1 Hz的秒信号。 图9.42　D触发器的分频电路及时序 　　4. T触发器和T‘触发器　　如果把JK触发器的两个输入端J和K连在一起，并把这个连在一起的输入端用T表示，就构成了T触发器。　　当CP＝0时，T触发器保持原来状态。　　当CP＝1时，如果T＝0，则T触发器保持原来状态；如果T＝1，则T触发器翻转，相当于一位计数器。T触发器的状态真值表如表9.19所示。　　由真值表得T触发器的卡诺图，化简得T触发器的特性方程为 　　 (9.10) 表9.19　T触发器真值表 　　如果T触发器的输入端T＝1，则称它为T触发器，如图9.43所示。T 触发器也称为一位计数器，在计数器中应用广泛，可将它作为2分频器使用。 图9.43　T′触发器 　　5. 集成触发器　　1) TTL主从JK触发器74LS72　　74LS72为多输入端的单JK触发器，它有3个J端和3个K端，3个J端之间是与逻辑关系，3个K端之间也是与逻辑关系。使用中如有多余的输入端，应将其接高电平。该触发器带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。74LS72为主从型触发器，CP下跳沿触发。其逻辑符号和管脚排列分别如图9.44所示。 图9.44　TTL主从JK触发器74LS72 　　74LS72的功能表如表9.20所示。 表9.20　74LS72的功能表 　　2) 高速CMOS边沿D触发器74HC74　　74HC74为单输入端的双D触发器，即一个片子里封装着两个相同的D触发器，每个触发器只有一个D端，它们都带有直接置0端RD和直接置1端SD，均为低电平有效。CP上升沿触发。74HC74的逻辑符号和管脚排列分别如图9.45(a)和(b)所示。它的功能如表9.21所示。 图9.45　高速CMOS边沿D触发器74HC74 表9.21　74HC74的功能表 9.4.2　计数器　　1. 计数器的功能、 分类和基本原理　　1) 计数器功能　　计数器的基本功能就是对输入脉冲的个数进行计数。 计数器是数字系统中应用最广泛的时序逻辑部件之一，除了计数以外，还可以用作定时、分频、信号产生和执行数字运算等，是数字设备和数字系统中不可缺少的组成部分。　　2) 分类　　计数器种类很多，分类方法也不相同。　　根据计数脉冲的输入方式不同，可把计数器分为同步计数器和异步计数器。计数器是由若干个基本逻辑单元——触发器和相应的逻辑门组成的。如果计数器的全部触发器共用 同一个时钟脉冲，而且这个脉冲就是计数输入脉冲，那么这种计数器就是同步计数器。 如果计数器中只有部分触发器的时钟脉冲是计数输入脉冲，另一部分触发器的时钟脉冲是由其他触发器的输出信号提供的，那么这种计数器就是异步计数器。 　　根据计数进制的不同，