数字跑表设计【精选】.docVIP

O(∩_∩)O O(∩_∩)O PAGE 西南科技大学 设计报告 课程名称： 基于FPGA的现代数字系统设计 设计名称： 基于原理图的数字跑表设计 姓 名： 学 号: 班 级： 指导教师： 西南科技大学信息工程学院 O(∩_∩)O PAGE 实验目的 1、 设计一个数字跑表，具有复位、暂停、秒表等功能 实验原理 1.完成一个具有数显输出的数字跑表计数器设计，原理图如下图所示。 、 数字跑表计数器原理图 任务分析: 输入端口： 1）复位信号CLR，当CLR=1，输出全部置0，当CLR=0，系统正常工作。 2）暂停信号PAUSE，当PAUSE=1，暂停计数，当PAUSE=0，正常计数。 3）系统时钟CLK，CLK=50MHz 输出端口： 数码管驱动DATA1，位宽14位，其中，DATA1[7：0]是数 码管显示值，DATA1[14：8]是数码管控制端口 屏蔽未用端口ctr，位宽是2，将未用的两个数码管显示关闭 ?跑表的计时范围为0.01s～59min59.99s，计时精度为10ms；