物理习题解答2.pptVIP

重大通信学院?何伟 重大通信学院?何伟 【第3章 习题】 3-1. 在TTL门电路中，采用了哪些措施加速清除饱和晶体管的存储电荷，以提高工作速度？ 解：1. T1-T6采用了由双极型三极管和肖特基势垒二极管组成的抗饱和三极管； 2. T5的基级采用了有源泄放回路；3.多发射级三极管改为SBD； 4. 增加了D3、D4，两个SBD，提高了放电速度； 【第3章 习题】 3-2 . 试说明多发射极晶体管的主要作用。 解：多发射极晶体管作为与非门的第一级，其发射结实现对输入信号的与逻辑运算。 【第3章 习题】 3-4. 对应图P3-1所示的电路及输入信号波形，画出f1、f2、f3、f4的波形o 【第3章 习题】 3-4. 对应图P3-1所示的电路及输入信号波形，画出f1、f2、f3、f4的波形o 解： 【第3章 习题】 3-6. 试分析图P3-3所示电路的逻辑功能，列出真值表o 解：（a）图 1.典型电路法 或非门 【第3章 习题】 2.真值表穷举法 【第3章 习题】 3-7. ECL门电路的主要特点是什么？ 解： ECL：发射极耦合逻辑门，是一种非饱和型的高速逻辑电路 ECL电路是由一个差分对管和一对射随器组成的 优点： ①速度快; ②输出电阻很低，带负载能力很强； ③开关噪声很低； ④互补输出，方便使用。 缺点： ①电流大、功耗大； ②抗干扰容限低； ③输出电压稳定性差； ④与TTL不兼容。 注：ECL只有中小规模IC，主要用于高速、超高速的数字系统中，如光设备中。 【第3章 习题】 3-10. 分析图P3-4所示电路的逻辑功能o 解： 图（a） 图（b） A Y 0 0 0 1 1 0 1 1 1 0 0 1 图（c） 1.典型电路法 2.真值表穷举法 非门 3个与非门 G S (CD)^ （AB）^ X 【第3章 习题】 3-11. 在CMOS门电路中，有时采用图P3-5所示的方法扩展输入端。试分析图P3-5(a)、(b)所示电路的逻辑功能，写出Y的逻辑表达式。假定VDD=10V,二极管的正向导通电压VD=0.7V。 解：图（a） 图（b） X=CDE 二极管与门 与非门 二极管或门 X=C+D+E 或非门 将CMOS与非门输入端扩展到5个输入端 将CMOS或非门输入端扩展到5个输入端 【第3章 习题】 3-12. 上题中扩展输入端的方法能否用于TTL电路，为什么？ 解： 图（a），C、D、E有一端输入为TTL低电平（0.4V）时，硅二极管正向导通压降0.7V，X处的电平达到0.4+0.7=1.1V。TTL最大输入为0.8V，本来输入为CDE为低电平，而1.1V在逻辑上相当于1了。不能实现二极管与门的“入0出0”。所以不行。 图（b），C、D、E均为TTL低电平(0.4V)时,3个硅二极管都截止，但100k的接地电阻会把X端拉高为逻辑1。实现不了或逻辑的功能。 都不能完成与的功能？ X X TTL：晶体管电路 【第3章 习题】 3-13. 试分析图P3-6(a)、(b)所示电路的逻辑功能，写出Y的逻辑表达式。图中的门电路均为CMOS门电路 解：图（a） 图（b） 二极管与门 二极管或门 【第3章 习题】 3-15. 试说明下列各种电路中哪些输出端可以并联使用：(1) 具有推拉式输出端的TTL门电路；(2) TTL电路的OC门。 解：（1）不能并联，因为如果一个高，一个低并联，但推拉输出级任何时候都呈现低阻抗，会有超级大的负载电流流过两个输出级，远超过了正常工作电流。 （2） 因为是由两个3输入端TTL或非门连接一个二极管与门，则输出低电平比正常TTL低电平要高，有可能使得低电平大于VIL(MAX),可能无法正常传递逻辑信号 OC门：集电极开路门 【第7章 习题】 7-4. 具有16位地址码可同时存取8位数据的RAM集成片，其存储容量为多少o 解：64k×8 bit。 = 512kb = 64KB 【第7章 习题】 7-5. 用6264型RAM构成一个64k×16位存储器，画出结构示意图o 单片6264容量=8k*8位 所需目标芯片数目n=（目标容量）/（单片6264型RAM的容量） =（64K * 16位）/（8K * 8位） = 16片 需要同时进行位扩展（16位）和字扩展（16位）； 单片6264型RAM的位线有8根，扩展到16位需