AD采集实验-精品·公开课件.pptVIP

;实验目的;实验内容;实验背景知识;ADC模块的特点;序列发生器;多路转换示意图;AdcRegs.ADCTRL1.bit.RESET=1;//1:整个ADC模块软件复位;0:没有影响; AdcRegs.ADCTRL2.bit.RST_SEQ1=1;复位序列发生器1； 0:不起作用;1:立即复位序列发生器到CONV00状态； AdcRegs.MAX_CONV.bit.MAX_CONV=15; NOP;//除非另有规定 AdcRegs.ADCTRL1.bit.RESET=0; AdcRegs.ADCTRL1.bit.SUSMOD=3;//仿真暂停方式。 方式3时，序列发生器和其他数字电路逻辑立即停止 AdcRegs.ADCTRL1.bit.ACQ_PS=0;采集窗口大小。 控制SOC脉冲的宽度,同时也确定了采样开关闭合的时间。 SOC脉冲的宽度是(ACQ_PS+1)个ADCLK周期数。 AdcRegs.ADCTRL1.bit.CPS=0;采集窗口的大小0:FCLK=CLK/1; 1:FCLK=CLK/2;CLK为标定后的HSPCLK AdcRegs.ADCTRL1.bit.CONT_RUN=0;连续运行 0:启动停止方式;1:连续转换方式; AdcRegs.ADCTRL1.bit.SEQ_CASC=1;级联序列发生器工作方式 0:双序列;1:级联模式; AdcRegs.M