基本IC单元版图设计-eeToday-电子头条.PPT

* 特殊版图结构 圆形版图： 因高压集中到一点时会像突然爆发的尖峰，若使用正方形版图设计ESD二极管，那些电荷集中的拐角就存在电压剧增的危险。可使用圆形的版图防止高电压和电流破坏二极管。 梳状版图： 在ESD二极管和变容二极管中，还常看到使用梳状结构的版图。 基本IC单元版图设计 – 二极管 N P 圆形ESD二极管版图 P P P P N N N 梳状ESD二极管版图 * 工作原理： - cmos晶体管中的固有栅电容降低了器件的工作速度，然而，在bipolar中，开关区域可以做得很小，从而降低电容。 - bipolar用小尺寸解决了电容问题，具有更小的RC时间常数，因此，它们比CMOS晶体管的工作速度快很多。 - 双极：晶体管工作时，同时利用电子和空穴两种载流子，好像存在两个电极，一个吸引电子，一个吸引空穴。 CMOS器件仅仅利用一种载流子工作，所以被称为单极型器件。 基本IC单元版图设计 –双极性晶体管 * 基于简单的CMOS工艺并不能制造出高性能的bipolar。 npn晶体管基极所加的0.8v左右电压的作用对应于FET中栅极的作用，作为一个开关的控制。 一个理想的bipolar的基极电流应该为零。 - 用bipolar搭建的逻辑门，任何时候都存在一个固定的静态电流（基极电流）。因此，bipolar开关得越快，需要的电流越多，这也是大多数微处理器都采用CMOS工艺的原因。cmos电路的功耗要低得多。 * 基本IC单元版图设计 –双极性晶体管 N P N N longitudinal NPN bipolar P P E B C lateral NPN bipolar E B C N N P * 纵向工艺： - 采用纵向器件工艺技术可以更加精确地制备bipolar，基区可以比横向工艺制备的小很多，相应的，bipolar的开关速度比FET更快了。 - FET中栅长L决定了器件的速度，而bipolar的速度由p区宽度决定。 FET的L取决于工艺水平，而bipolar可以用一个少量的、快速的注入形成一个非常薄的p层，制备此注入层比制备很短的栅条容易得多。 基本IC单元版图设计 –双极性晶体管 * 纵向工艺： - 横向工艺制备npn管，因需要p区接触须增加p区的宽度，降低速度。 - 纵向npn晶体管的基极和集电极连接似乎很困难，但是因器件各层的水平长度并不影响器件的速度，扩展水平长度是解决问题的关键。 - 基区/发射区结的制备要比基区/集电区结的制备重要的多，所以要使器件颠倒过来，最后制备发射区，因为先制备的层比后制备的层要承受更多的扩散过程和应力作用。 基本IC单元版图设计 –双极性晶体管 * 基本IC单元版图设计 –双极性晶体管 外延生长- 硅片退火 构建N区域-集电极 N型-注入区 * 基本IC单元版图设计 –双极性晶体管 * npn bipolar 寄生效应： - 在所有的寄生参数中，最突出的是基区电阻和集电区电容，这些寄生参数将会降低器件的性能。 横向pnp bipolar： - BICMOS工艺兼容双极型器件和CMOS器件的工艺。 - 制备纵向pnp管时，需要用额外的一层来充分地隔离底部的集电区，这层隔离层在制备npn时是不需要的。大多数BiCMOS工艺不制备纵向pnp管，因为基于BiCMOS工艺的纵向pnp管的制备成本实在是太高了。 - 通常，制备横向pnp管：一个n型区（通常是n阱），再这个n型区内包含一个p型区和一个p+区。 基本IC单元版图设计 –双极性晶体管 * 基本IC单元版图设计 –双极性晶体管 E B C P+ P N+ N well P lateral PNP bipolar * * * * 边缘电容：当电容非常小时，电容并不能完全根据单位电容按比例变化。通过测试大量不同尺寸的电容器，研究人员发现对于小的电容器，电容值比预想的要大。 - 研究发现沿着极板的边缘隐藏着电容，称为边缘电容。在远离电容器边缘的区域，边缘电容可以忽略。 - 边缘电容Cperiphery ： 单位边缘电容常数乘以电容器的总周长 - 总电容： Ctotal = Carea + Cperiphery= L*W*C1 + (2(L+ )+2(W+ ))C2 * 基本IC单元版图设计 – 电容 练习题： * N阱电容器： - N阱与多晶硅覆盖部分的面积即为电容器的面积。 由于N