电子电路设计训练北航2014verilog01概述.ppt

提纲 1.1 数学计算与数字系统设计 1.2 可编程器件发展 1.3 硬件描述语言 1.4 Verilog 1.5 Verilog例子 1.6 Verilog测试 1.7 重用与IP核 1.8 设计过程回顾 * * * 但能不能综合，要根据实际情况确定 * * * * * * * * * * * * * CPLD，例如XC95000 万门左右 FPGA：例如 Spatan-3 5万~500百万 Virtex-4 120百万~2千万 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 1.3硬件描述语言 Verilog HDL与VHDL不同点： * 1.3硬件描述语言 Verilog HDL与VHDL不同点： 系统级：设计模块的外部性能模型 行为级：技术指标和算法的Verilog描述模型 RTL级：逻辑功能的Verilog描述 门级 ：逻辑结构的Verilog描述 开关级：具体的晶体管物理器件的描述 * 1.3硬件描述语言 Verilog HDL与VHDL不同点： 系统级：有关系统调用和结构的模块，容易理解； 算法级：有关行为和技术指标模块，容易理解； RTL级：有关逻辑执行步骤的模块，较难理解； 门级 ：有关逻辑部件互相连接的模块，很难理解； 开关级：有