数字电子技术--刘汉华第4章组合逻辑电路.ppt

* * * * * * * 其逻辑电路及逻辑符号如图4.3.26所示 图4.3.26 半加器得逻辑电路及逻辑符号 逻辑电路 逻辑符号 2. 全加器 全加器除了加数和被加数外，还要考虑低位的进位。其真值表如左表 其输出端的逻辑式为 输 入 输 出 A B CI S CO 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 由半加器组成的全加器的逻辑电路和逻辑符号如图4.3.27所示 双全加器74LS183 图4.3.27 二 、多位加法器 1.串行进位加法器（行波进位加法器） 图4.3.28所示电路为4位全加器，由于低位的进位输出接到高位的进位输入，故为串行进位加法器。 两个多位二进制数相加，必须利用全加器，1位二进制数相加用1个全加器，n 位二进制数相加用n个全加器。只要将低位的进位输出接到高位的进位输入 图4.3.28 串行进位加法器结构简单，但运算速度慢。应用在对运算速度要求不高的场合。T692就是这种串行进位加法器。 图4.3.28 输出逻辑式为 2.超前进位加法器 为了提高速度，若使进位信号不逐级传递，而是运算开始时，即可得到各位的进位信号，采用这个原理构