Cortex系列MM2、M3、M4对比.docVIP

. ... Cortex-M 系列针对成本和功耗敏感的? HYPERLINK /zh/markets/embedded/mcu.php \t _self MCU?和终端应用（如 HYPERLINK /zh/markets/embedded/smart-meter.php \t _self 智能测量、 HYPERLINK /zh/markets/home/gaming.php \t _self 人机接口设备、汽车和工业控制系统、大型家用电器、消费性产品和医疗器械）的混合信号设备进行过优化。. 比较 Cortex-M 处理器 Cortex-M 系列是适用于具有不同的成本、功耗和性能的一系列易于使用的兼容嵌入式设备（如微控制器 (MCU)）的理想解决方案。每个处理器都针对十分广泛的嵌入式应用范围提供最佳权衡取舍。 HYPERLINK /zh/products/processors/cortex-m/cortex-m0.php \t _self ARM Cortex-M0 HYPERLINK /zh/products/processors/cortex-m/cortex-m0plus.php \t _self ARM Cortex-M0+ HYPERLINK /zh/products/processors/cortex-m/cortex-m3.php \t _self ARM Cortex-M3 HYPERLINK /zh/products/processors/cortex-m/cortex-m4-processor.php \t _self ARM Cortex-M4 “8/16 位”应用 “8/16 位”应用 “16/32 位”应用 “32 位/DSC”应用 低成本和简单性 低成本，最佳能效 高性能，通用 有效的数字信号控制 20~50M 工作频率 20~50M 工作频率 32~100M工作频率 80~204M工作频率 冯诺依曼结构 冯诺依曼结构 哈佛结构 哈佛结构 关于Cortex-M4与Cortex-M3的区别，：M4不是用来取代M3的，它只是多了浮点运算功能。如果你不需要浮点DSP，M3就足够了 Cortex-M 系列处理器都是二进制向上兼容的，这使得软件重用以及从一个 Cortex-M 处理器无缝发展到另一个成为可能。 M Cortex-M 技术 CMSIS ARM? HYPERLINK /zh/products/processors/cortex-m/cortex-microcontroller-software-interface-standard.php \t _self Cortex 微控制器软件接口标准 (CMSIS) 是? HYPERLINK /zh/products/processors/cortex-m/index.php \t _self Cortex-M 处理器系列的与供应商无关的硬件抽象层。?使用 CMSIS，可以为接口外设、实时操作系统和中间件实现一致且简单的软件接口，从而简化软件的重用、缩短新微控制器开发人员的学习过程，并缩短新产品的上市时间。 深入：嵌套矢量中断控制器 (NVIC) NVIC 是 Cortex-M 处理器不可或缺的部分，它为处理器提供了卓越的中断处理能力。 Cortex-M 处理器使用一个矢量表，其中包含要为特定中断处理程序执行的函数的地址。接受中断时，处理器会从该矢量表中提取地址。 为了减少门数并增强系统灵活性，Cortex-M 处理器使用一个基于堆栈的异常模型。出现异常时，系统会将关键通用寄存器推送到堆栈上。完成入栈和指令提取后，将执行中断服务例程或故障处理程序，然后自动还原寄存器以使中断的程序恢复正常执行。使用此方法，便无需编写汇编器包装器了（而这是对基于 C 语言的传统中断服务例程执行堆栈操作所必需的），从而使得应用程序的开发变得非常容易。NVIC 支持中断嵌套（入栈），从而允许通过运用较高的优先级来较早地为某个中断提供服务。 在硬件中完成对中断的响应 Cortex-M 系列处理器的中断响应是从发出中断信号到执行中断服务例程的周期数。它包括：? 检测中断 背对背或迟到中断的最佳处理（参见下文） 提取矢量地址 将易损坏的寄存器入栈 跳转到中断处理程序 这些任务在硬件中执行，并且包含在为 Cortex-M 处理器报出的中断响应周期时间中。在其他许多体系结构中，这些任务必须在软件的中断处理程序中执行，从而引起延迟并使得过程十分复杂。 ? NVIC 中的尾链 在背对背中断的情况下，传统系统会重复完整的状态保存和还原周期两次，从而导致更高的延迟。Cortex-M 处理器通过在 NVIC 硬件中实现尾链技术简化了活动中断和挂起的中断之间的转换。处理器状态会在比软件