《基于FGPA的万兆以太网驱动实现》-毕业论文.docVIP

下载本文档

55
0
约4.89万字
约 79页
2018-11-21 发布于广西
举报
版权申诉

《基于FGPA的万兆以太网驱动实现》-毕业论文.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

PAGE 基于FGPA的万兆以太网驱动实现学生：学号：指导老师：专业：通信工程完成年月： 2012年06月目录 TOC \o 1-3 \h \z HYPERLINK \l _Toc327384822 摘要 PAGEREF _Toc327384822 \h 4 HYPERLINK \l _Toc327384823 Abstract PAGEREF _Toc327384823 \h 5 HYPERLINK \l _Toc327384824 第一章研究背景 PAGEREF _Toc327384824 \h 6 HYPERLINK \l _Toc327384825 第二章研究现状与研究内容 PAGEREF _Toc327384825 \h 7 HYPERLINK \l _Toc327384826 2.1 研究现状 PAGEREF _Toc327384826 \h 7 HYPERLINK \l _Toc327384827 2.2 研究内容 PAGEREF _Toc327384827 \h 9 HYPERLINK \l _Toc327384828 第三章系统原理 PAGEREF _Toc327384828 \h 11 HYPERLINK \l _Toc327384829 3.1 SFP光模块 PAGEREF _Toc327384829 \h 11 HYPERLINK \l _Toc327384830 3.2 SFI总线 PAGEREF _Toc327384830 \h 13 HYPERLINK \l _Toc327384831 3.3 AEL2005万兆以太网芯片 PAGEREF _Toc327384831 \h 17 HYPERLINK \l _Toc327384832 3.3.1 AEL2005的介绍 PAGEREF _Toc327384832 \h 17 HYPERLINK \l _Toc327384833 3.3.2 AEL2005的应用 PAGEREF _Toc327384833 \h 17 HYPERLINK \l _Toc327384834 3.3.3 AEL2005功能介绍 PAGEREF _Toc327384834 \h 18 HYPERLINK \l _Toc327384835 3.3.4 片上微型控制器 PAGEREF _Toc327384835 \h 19 HYPERLINK \l _Toc327384836 3.3.5 时钟模式 PAGEREF _Toc327384836 \h 21 HYPERLINK \l _Toc327384837 3.4 XGMII万兆以太网接口 PAGEREF _Toc327384837 \h 24 HYPERLINK \l _Toc327384838 3.4.1 MII接口 PAGEREF _Toc327384838 \h 24 HYPERLINK \l _Toc327384839 3.4.2 GMII接口 PAGEREF _Toc327384839 \h 25 HYPERLINK \l _Toc327384840 3.4.3 SGMII与XGMII接口 PAGEREF _Toc327384840 \h 26 HYPERLINK \l _Toc327384841 3.5 MDIO总线 PAGEREF _Toc327384841 \h 27 HYPERLINK \l _Toc327384842 3.6 Wishbone总线 PAGEREF _Toc327384842 \h 28 HYPERLINK \l _Toc327384843 3.6.1背景介绍 PAGEREF _Toc327384843 \h 28 HYPERLINK \l _Toc327384844 3.6.2 Wishbone总线的整体结构 PAGEREF _Toc327384844 \h 29 HYPERLINK \l _Toc327384845 3.6.3 Wishbone的信号 PAGEREF _Toc327384845 \h 30 HYPERLINK \l _Toc327384846 第四章 FPGA设计平台 PAGEREF _Toc327384846 \h 34 HYPERLINK \l _Toc327384847 4.1 FPGA的概述 PAGEREF _Toc327384847 \h 34 HYPERLINK \l _Toc327384848 4