- 1、本文档共9页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
新思科技Galaxy平台提供签核导向Signoff
White Paper
新思科技Galaxy平台提供签核导向(Signoff-
Driven)的时序收敛工程变更指令(ECO)技术
March 2014
作者:新思科技技术营 摘要
销经理James Chuang 随着芯片设计的复杂性与日俱增,加上应用场景越来越广,时序收敛(timing closure)流程也因此受到影响。
有很高一次性通过(single-pass)修正率的工程变更指令(ECO)技术,可以减少从寄生参数提取(extraction)、实现
和最终签核的循环次数,减少迭代(iteration),进而快速达成时序收敛。
本白皮书将说明时序ECO流程如何在单次运行中提供快速、可预测、以签核为导向(signoff-driven)的时序收
敛。它包含一个新的物理感知(physically-aware)架构,可以在一台机器或多个运算集群(compute farm)中
运行,也可以在含有超过一亿个实例(instance )的设计中运行。此外,在时序收敛和签核阶段,它还能将投片
(tapeout)时程缩短数周。
前言
在先进的IC设计中,对更高的性能以及更加丰富的SoC特性的需求意味着设计复杂性的增加。先进的工艺技
术提高了芯片的元件密度(device density)和速度,但也为物理实现(physical implementation)和时序收
敛带来了新的挑战。
采用可预测的ECO流程能够在所有签核场景中避免出现违规情况,而且也不会不慎造成新的违规,因此能够
减少最终签核所需的时序迭代次数。静态时序分析工具为实现工具提供可预测、具有签核准确度的导引技
术,并具备以下特点:
``能够修正设计规则限制(design rule constraint,DRC)、建立(setup)和保持(hold)违规情况,而且不
会造成新的违规情况(因而能够避免乒乓效应的出现)。
``在所有场景中运用诸如先进片上变异(advanced on-chip variation ,AOCV)、参数化片上变异
(parametric on-chip variation,POCV)、基于路径的分析(path-based analysis,PBA)等用于降低悲
观性(pessimism reduction)的技术。
``将物理设计信息纳入考虑,以实现最佳的结果质量(QoR),并减少已完成布局布线的设计的主要扰动
(perturbation)。
当今的ECO导引解决方案必须具备可扩展性,能够快速生成修改大型复杂设计,这样一来,设计团队才能快速找出
和修复众多违规情况。
时序收敛需要以签核为导向的方法
实现工具运用时序导向算法进行布局、时钟树综合(clock tree synthesis))和布线。这些工具与签核时序工具共享时
序引擎,以确保物理设计和签核时序结果之间的紧密关联。
布局布线后仍会发生时序违规情况,原因如下:
``实现工具可能没有针对所有场景的限制条件(constraint),而这在签核阶段可能导致新的违规产生,因为签
核时序引擎会从这些新增的场景中找出违规情况。
``设计复用(design reuse)正在不断增多。IP设计团队有时候会过度限制所选取的区块,以确保能够在高于当
前设计所需的频率下运行。尽管这种方法能够让设计在其它芯片中被重复使用,但也会导致实现与签核工具之
间出现时序限制差异。
当最终签核阶段出现违规情况时,设计团队需要一种能够快速、高效地结束消除时序违规的方法,这种方法如图1所示。
文档评论(0)