网站大量收购闲置独家精品文档,联系QQ:2885784924

低功耗手机基带芯片的时钟管理模块的设计与验证-集成电路工程专业论文.docx

低功耗手机基带芯片的时钟管理模块的设计与验证-集成电路工程专业论文.docx

  1. 1、本文档共88页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
低功耗手机基带芯片的时钟管理模块的设计与验证-集成电路工程专业论文

摘 摘 要 低功耗手机基带芯片的时钟管理模块的设计与验证 低功耗手机基带芯片的时钟管理模块的设计与验证 万方数据 万方数据 万方数据 万方数据 摘 要 作为基带芯片的基本要素,时钟一直扮演着十分重要的角色。系统的驱动, 数据的采集和传递都离不开时钟。但由于芯片的功能趋向于复杂化,内部模块也 随之增多,不同模块在不同的工作状态下要求的工作频率也不尽相同,这给时钟 的多样性和准确性带来了巨大的挑战。如果每个模块的时钟仍旧由自身逻辑产 生,那么这种大量的逻辑复用不仅会造成额外的面积浪费,还会导致制造成本的 提高。另外,整个时钟网络的不停翻转所带来的动态功耗在总功耗中也占据了相 当大的比例,是不可忽略的。 本文针对以上的实际应用情况,设计了专门的模块对时钟进行统一管理。该 时钟管理模块以为其它模块配送准确优质的时钟为主要目标,并结合芯片的实际 工作状态进行相应的频率调节以达到降低芯片动态功耗的目的。 首先,本文针对时钟的配送设计了时钟源控制逻辑,完善的时钟无毛刺切换 电路,可灵活配置的时钟分频逻辑以及最终的三级门控机制。文中对这四部分逻 辑的设计原理及难点分别进行了详细的阐述,整条时钟配送链在保证芯片准确的 时钟供给之外,也满足了时钟的多样性需求。 其次,本文还对时钟管理模块的低功耗策略进行了研究及相应的逻辑设计。 包括芯片进入空闲模式和睡眠模式下的频率调节,配合电压切换的频率调节机 制,及针对 CPU 负荷监测进行的电压频率调节方法。 最后,本文根据前面的设计对该时钟管理模块进行功能验证。搭建验证平 台,定义验证点,创建直接测试用例并逐一进行功能仿真。从结果分析中可以看 到,时钟管理模块的行为都达到了预期,所有的测试用例全部通过。并且,时钟 管理模块的功能覆盖率和代码覆盖率均达到 100%,从而证明了设计的正确性及 验证的完备性。而流片后的功耗测试结果表明,该时钟策略与未使用任何低功耗 策略的情况相比,可以使整个系统功耗降低 90.45%左右,说明了该时钟管理模块 的低功耗策略是有效的。 此外,本文还利用脚本自动生成测试用例,并在测试用例中采用自动化的时 钟设置宏单元对验证中测试用例的复用性进行优化,从而大大提高了验证效率。 综上所述,本文的时钟管理模块将在后续基带芯片项目中的时钟设计及验证方面 具有重要的参考价值。 关键词:基带芯片 时钟管理模块 低功耗 架构设计 功能验证 Ab Abstract 低功耗手机基带芯片的时钟管理模块的设计与验证 低功耗手机基带芯片的时钟管理模块的设计与验证 Abstract As a basic element of baseband chip, the clock has been playing a very important role. System driving, data acquisition and transmission can’t work without the clock. However, the chip function tends to be more complicate, and internal module number keeps increasing as well, so different modules, which work under different work conditions, have different working frequency requirements. This poses a great challenge to the clock diversity and accuracy. If each module clock is generated by its own logic, the large number of logic reuse not only lead to additional area of waste, but also cause an increase costs in manufacturing. Besides, constantly toggle of the whole clock network bringing about large dynamic power consumption, which can not be ignored any more, alao occupies a largish proportion of the whole chip power consumption. Based on above pratical application, this paper poses a special module design for cl

您可能关注的文档

文档评论(0)

peili2018 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档