第5章 触发.pptVIP

P248，题5.1，与非门SR锁存器。 P248，题5.4，防抖动开关电路。 P248，题5.5，同步SR触发器。 P250，题5.8，主从SR触发器。 P250，题5.10，主从JK触发器。 P250，题5.11，主从JK触发器。 P250，题5.13，边沿D触发器。 P251，题5.14，边沿D触发器。 P253，题5.15，边沿JK触发器。 P250，题5.18，Q=0 P250，题5.18，Q=0 P250，题5.18，Q=0 例５.５.１上升沿触发的CMOS 边沿D触发器电路中，若D端和CLK的电压波形如图示，试画出Q端的电压波形。设触发器的初始状态为Q=0。 逻辑符号 集成边沿D触发器 注意：CC4013的异步输入端RD和SD为高电平有效。 CLK上升沿触发 边沿JK触发器的逻辑符号 集成边沿JK触发器 ①74LS112为CLK下降沿触发。 ②CC4027为CLK上升沿触发，且其异步输入端RD和SD为高电平有效。 注意 5.6 触发器的逻辑功能及其描述方法 5.6.1 触发器按逻辑功能分类 由于每一种触发器电路的信号输入方式不同，触发器的次态随输入信号翻转的规则不同，所以它们的逻辑功能也不同。按照逻辑功能的不同特点，将时钟控制的触发器分为： SR触发器、JK触发器、T触发器和D触发器等。 一、SR触发器 不允许 不定 不定 1 1 0 1 1 1 Q*=0 置 0 0 0 0 1 0 0 1 1 Q*=1 置 1 1 1 1 0 0 1 0 1 Q*=Q 保 持 0 1 0 0 0 0 0 1 功 能 Q* S R Q 凡在时钟信号作用下逻辑功能符合下表所规定的触发器称作SR触发器。如同步SR触发器、主从结构SR触发器、维持阻塞结构的SR触发器。 SR触发器的特性表 化简得： 成为SR触发器的特性方程。 0 1 S=1 R=0 S=0 R=1 S=× R=0 S=0 R=× SR触发器的状态转换图 二、JK触发器 凡在时钟信号作用下逻辑功能符合下表所规定的触发器称作JK触发器。如主从结构JK触发器、利用传输延迟时间的JK边沿触发器。 JK触发器的特性表 1 0 1 1 0 1 1 1 Q*=0 置 0 0 0 0 1 0 0 1 1 Q*=1 置 1 1 1 1 0 0 1 0 1 Q*=Q 保 持 0 1 0 0 0 0 0 1 功 能 Q* J K Q Q*=Q′ 化简得： 成为JK触发器的特性方程。 0 1 J=1 K=× J=× K=1 J=× K=0 J=0 K=× JK触发器的状态转换图 三、T触发器 当控制信号T=1时每来一个CLK信号它的状态就翻转一次；而当T=0时，CLK信号到达后它的状态保持不变。 T触发器的特性表 Q*=Q 保 持 0 1 1 0 0 0 0 1 1 0 1 1 功 能 Q* T Q Q*=Q′ 只要将JK触发器的两个输入端连在一起作为T端，即可构成T触发器。 0 1 T=1 T=1 T=0 T=0 T触发器的状态转换图 C1 Q Q CLK T 1N 将T触发器的控制端接到固定的高电平(即T≡1),则特征方程为 即每次CLK信号作用后触发器必然翻转成与初态相反的状态。 T触发器的特性方程: 四、D触发器 凡在时钟信号作用下逻辑功能符合下表所规定的触发器称作D触发器。如D型锁存器、利用CMOS传输门的边沿触发器、维持阻塞结构的D触发器。 D触发器的特性表 Q*=0 置0 0 0 1 1 0 0 0 1 1 0 1 1 功 能 Q* D Q Q*=1 置1 0 1 D=1 D=0 D=1 D=0 D触发器的状态转换图 D触发器的特性方程: 4.3.2 触发器的电路结构与逻辑功能的关系 逻辑功能