《数字电路课件第五章》-课件设计（公开).pptVIP

(2) CP由0跳变到1 : =0，C=1， 触发器的状态仅仅取决于CP信号上升沿到达前瞬间的D信号 TG3导通，TG4断开——从锁存器Q?的信号送Q端。 TG1断开，TG2导通——输入信号D 不能送入主锁存器。 主锁存器维持原态不变。 D=X 0 1 1 0 CP D 对CP上升沿敏感的边沿触发器 工作波形 逻辑符号 CP D 工作波形 逻辑符号 对CP下降沿敏感的边沿触发器 。 3、典型集成电路 74HC/HCT74 中D触发器的逻辑图 74HC/HCT74的功能表 74HC/HCT74的逻辑符号和功能表 具有直接置1、直接置0，正边沿触发的D触发器 L H H ↑ H H H L L ↑ H H Qn+1 D CP H H × × L L H L × × L H L H × × H L Q D CP 输 出 输 入 国标逻辑符号 直接 置1 直接 置0 完成 D功 能 RD Q CP SD D 已知触发器的输入波形，试对应画出Q端输出波形 5.3.2 维持阻塞触发器 1、电路结构 置0维持线 响应输入D和CP信号 根据 确定触发器的状态 由3个SR锁存器组成 CP = 0 2、工作原理 Qn+1=Qn（保持） D 信号进入触发器,为状态刷新作好准备 Q1 = D Q4= D D信号存于Q4 G1 1 CP Q 1 G2 G3 3 G5 Q 2 Q 3 S R Q 4 D G6 Q Q G4 0 1 1 D D 当CP 由0 跳变为1 0 1 D D 1 0 0 G1 1 CP Q 1 G2 G3 3 G5 Q 2 Q 3 S R G4 Q 4 D G6 Q Q D D 在CP脉冲的上升沿，触发器按此前的D信号刷新 当CP =1 在CP脉冲的上升沿到来瞬间使触发器的状态变化 D信号不影响 、 的状态，Q的状态不变 1 0 1 1 0 0 G1 1 CP Q 1 G2 G3 3 G5 Q 2 Q 3 S R G4 Q 4 D G6 Q Q 置1维持线 置0 阻塞线 1 置1阻塞、置0维持线 3、典型集成电路-----74F74 与主从D触发器的逻辑符号相同， 因为其逻辑功能相同。 5.3.4 触发器的动态特性 动态特性反映其触发器对输入信号和时钟信号间的时间要求，以及输出状态对时钟信号响应的延迟时间。 建立时间 保持时间 脉冲宽度 传输延时时间 传输延时时间 保持时间tH ：保证D状态可靠地传送到Q 建立时间tSU ：保证与D 相关的电路建立起稳定的状态，使触发器状态得到正确的转换。 最高触发频率fcmax ：触发器内部都要完成一系列动作，需要一定的时间延迟，所以对于CP最高工作频率有一个限制。 触发脉冲宽度tW ：保证内部各门正确翻转。 传输延迟时间tPLH和tPHL ：时钟脉冲CP上升沿至输出端新状态稳定建立起来的时间 5.4 触发器的逻辑功能 不同逻辑功能的触发器国际逻辑符号 D 触发器 JK 触发器 T 触发器 RS 触发器 5.4.1 D 触发器 1、特性表 Qn D Qn+1 0 0 0 0 1 1 1 0 0 1 1 1 2、特性方程 Qn+1 = D 3、状态图 J = K= 0 Qn= 0 Qn+1= 0 Qn= 1 Qn+1= 1 J = 0 K= 1 Qn= 0 Qn+1= 0 Qn= 1 Qn+1= 0 J=1 K= 0 Qn= 0 Qn+1= 1 Qn= 1 Qn+1= 1 J =K= 1 Qn= 0 Qn+1= 1 Qn= 1 Qn+1= 0 逻辑符号 不变 置0 置1 翻转 5.4.2 JK触发器 翻 转 1 0 0 1 1 1 1 1 置 1 1 1 0 1 0 0 1 1 置 0 0 0 0 1 1 1 0 0 状态不变 0 1 0 1 0 0 0 0 说 明 Qn+1 Qn K J J=X K=1 J=1 K=X J=X K=0 J=0 K=X 1、特性表 2、特性方程 3、状态转换图 例 设下降沿触发的JK触发器时钟脉冲和J、K信号的波形 如图所示试画出输出端Q的波形。设触发器的初始状态为0。 例 画出如图所示工作波形 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器真值表 5.4.3 T触发器