基于Matlab的卷积码译码器的设计与仿真.docVIP

郭 林 《基于Matlab的卷积码译码器的设计与仿真》 第 PAGE \* MERGEFORMAT 1页 共17页 长沙理工大学 《通信原理》课程设计报告 郭林 学 院 计算机与通信工程 专 业 通信工程 基于Matlab的卷积码译码器的 设计与仿真 学生姓名：郭 林 指导老师：** 摘 要 本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真，并进行误码率分析。在课程设计中，系统开发平台为Windows Vista Ultimate，程序设计与仿真均采用Matlab R2007a(7.4)，最后仿真详单与理论分析一致。 关键词 课程设计；卷积码译码器；Matlab；Simulink；设计与仿真 1 引 言 本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真。卷积码的译码有两种方法——软判决和硬判决，此课程设计采用硬判决的维特比译码。 1.1 课程设计目的 卷积码是一种向前纠错控制编码。它将连续的信息比特序列映射为连续的编码器输出符号。这种映射是高度结构化的，使得卷积码的译码方法与分组码译码所采用的方法完全不同。可以验证的是在同样复杂度情况下，卷积码的编码增益要大于分组码的编码增益。对于某个特定的