数电课设六进制同步加法计数器(无效态010啊-111).docVIP

PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT 1 1.课程设计的目的与作用 1.加深对教材的理解和思考，并通过实验设计、验证证实理论的正确性。 2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。 3.检测自己的数字电子技术掌握能力。 2.设计任务 1.六进制同步加法计数器（无效态010,111） 2.串行序列发生器的设计（检测序列010100） 3.用集成芯片设计26进制加法器并显示 3.设计及仿真分析过程 3.1六进制同步加法计数器（无效态010,111） 000 001 011 100 101 110 排列： 图1.状态图 3.1.1设计过程 1.选择触发器 由于JK触发器功能齐全，使用灵活，这里选用3个时钟下降沿触发的边沿JK触发器。 2.求时钟方程 由于要求构成的是同步计数器，显然各个触发器的时钟信号都应使用输入计数脉冲CP,即 CP0=CP1=CP2=CP 求输出方程 由状态图可直接得到 C=Q2nQ1nQ0n（式1） 4.求状态方程 由图1所示的状态图可直接画出如图2 所示电路次态的卡诺图。再分解开便可以得到图3 所示的各触发器的卡诺图。 Q2n Q1nQ2n 00 01 11 10 0 001 011 100 ××× 1 101 110 ××× 000 图2.同步加法计数器次态的卡诺图 Q2n Q1nQ2n 00 01 11 10 0 1 × 1 1 1 × 图2.1 Q2n+1的卡诺图 Q2n Q1nQ2n 00 01 11 10 0 1 × 1 1 × 图2.2 Q1n+1的卡诺图 Q2n Q1nQ2n 00 01 11 10 0 1 1 × 1 1 × 图2.3 Q1n+1的卡诺图 显然，由图3所示各触发器的卡诺图，可直接写出下列状态方程： （式2） 5.求驱动方程 JK触发器的特征方程为： ????????????????????????????????? （式3） 变换状态方程（式2），使之与特征方程（式3）的形式一致，比较后得出驱动 方程 (式4) 6.检查电路能否自启动 将无效态010,111代入状态方程（式2）进行计算，无效态不成循环，故此时序电路能自启动。 3.1.2仿真分析 根据上步所设计的逻辑电路图，在Multisim中构建逻辑电路如图3所示 3.2串行序列序列发生器的设计（检测序列010100） 000 → 001 → 010 → 011 → 100 → 101 排列：Q2Q1Q0 图4.状态图 3.2.1设计过程 1.选择触发器 由于JK触发器功能齐全，使用灵活，这里选用3个时钟下降沿触发的边沿JK触发器。 2.求时钟方程 采用同步方案，故取 CP0=CP1=CP2=CP 求输出方程 由图5所示的状态图可直接画出如图5所示电路次态的卡诺图。 00 01 11 10 0 001 010 100 011 1 101 000 ×××