第2章 单片机的硬件结构和原理 2.1 概述 2.四2 mcs -51单片机硬件结构 2.3 中央处理器cpu 2.4 存储器 2.5 并行输入输出接口2.6 单片机的引脚及其功能 2.7 单片机工作的基本时序.pptVIP

1．通用I/O接口功能 当P0口作为通用I/O口使用，仍是准双向口。在CPU向端口输出数据时，对应的控制信号为0，转换开关把输出级与锁存器Q端接通，同时因与门4输出为0使T1截止，此时，输出级是漏极开路电路。当写脉冲加在锁存器时钟端CLK上时，与内部总线相连的D端数据取反后出现在Q端，又经输出T2反相，在P0引脚上出现的数据正好是内部总线的数据。当要从P0口输入数据时，引脚信息仍经输入缓冲器进入内部总线。 （1） 在输出数据时，由于T1截止，输出级是漏极开路电路，要使1信号正常输出，必须外接上拉电阻。 （2） 在输入数据时，应先把口置1(写1)，此时锁存器的Q端为0，使输出级的两个场效应管T1、T2均截止，引脚处于悬浮状态，才可作高阻输入。因为，从P0口引脚输入数据时，T1一直处于截止状态，引脚上的外部信号既加在三态缓冲器2的输入端，又加在T2的漏极。假定在此之前曾输出锁存过数据0，则T2是导通的，这样引脚上的电位就始终被箝位在低电平，使输入高电平无法读入。因此，在输入数据时，应人为地先向口写1，使T1、T2均截止，方可高阻输入。 （3）端口操作 读端口与P1口一样，可实现“读—修改—写”指令的需要。如ANL P0，#data。（通过三态缓冲器1读入—修改—写） 2．地址/数据分时复用功能 当P0口作为地址/数据分时复用总线时，可分为两种情况：一种是从P0口输出地址或数据，另一种是从P0口输入数据。 （1） P0口输出地址或数据 在访问片外存储器而需从P0口输出地址或数据信号时，控制信号应为高电平1，使转换开关MUX把反相器3的输出端与T2接通，同时把与门4打开。当地址或数据为1时，经反相器3使T2截止，而经与门4使T1导通，P0.x引脚上出现相应的高电平1； 当地址或数据为0时，经反相器3使T2导通而T1截止，引脚上出现相应的低电平0。这样就将地址/数据的信号输出。 2．地址/数据分时复用功能 （2） P0口输入数据 CPU在访问外部存储器期间，如果执行取指或输入数据指令，地址仍经T1、T2输出，而输入的数据经输入缓冲器2进入内部总线。此时， P0口用作输入，但用户无需先写“1”，写“1”的工作由CPU自动完成。（CPU会自动向P0口的锁存器写入0FFH，对用户而言，P0口此时则是真正的三态双向口。）这种情况在“读引脚”信号有效时，打开输入缓冲器2，使数据进入内部总线。 综上所述，P0口在有外部扩展存储器时被作为地址/数据总线口，此时是一个真正的双向口；在没有外部扩展存储器时，P0口也可作为通用的I/O接口，但此时只是一个准双向口。另外，P0口的输出级具有驱动8个LSTTL负载的能力，即输出电流不小于800 μA。 2.5.4 P3口 P3口的1位结构如图2.10所示。 它的输出驱动由与非门3、 T组成, 比P0、 P1、P2口结构多了一个缓冲器4。 P3口除了可作为通用准双向I/O接口外, 每1根线还具有第2功能。 当P3口作为通用I/O接口时, 第2功能输出线为高电平, 使与非门3的输出取决于口锁存器的状态。 在这种情况下, P3口仍是1个准双向口, 它的工作方式、 负载能力均与P1、 P2口相同。 当P3口作为第2功能（各引脚功能见表2.8）使用时, 其锁存器Q端由内部硬件置为高电平, 否则T管导通, 引脚被箝位在低电平, 无法输入或输出第2功能信号。 当Q端为高电平时, P3口的口线状态就取决于第2功能输出线的状态。 图2.10 P3口1位结构图 图2.10 P3口1位结构图 1．P3口用作准双向I/O口 当其功能与P1口相同（输入、输出及端口操作）： ①输出时，CPU对P3口寻址期间，由硬件自动将第二功能输出线W置“1”，打开与非门3，内部总线数据经锁存器Q端通过与非门3送至场效应管T输出。（MOV P3，#data）； ②输入：输入时也要由软件向锁存器写“1”使T截止。此时引脚可作高阻抗输入。引脚数据在读引脚有效的情况下，经第二功能输入缓冲器4和输入缓冲器2进入内部总线； ③端口操作与P1相同。 2．P3口作第二功能使用（“Q=1”，硬件自动置位） ①第二功能输出：当作第二功能使用P3口时，其相应位的Q端（锁存器），由硬件自动置“1”，打开与非门3（与非门3是增加第二功能输出驱动能力而设的），使第二功能输出线W