- 1、本文档共67页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
=1 =1 相当于T触发器T=1 R2 S2 C F从 R1 S1 C F主 CP K J J=K=1时: =0 =1 Qn=0时 0 1 Qn+1=1 1 J=1,K=0时: R2 S2 C F从 R1 S1 C F主 CP K J =0 =1 Qn=1时 1 0 0 0 F主被封 保持原态 Qn+1 =1 R2 S2 C F从 R1 S1 C F主 CP K J J=1,K=0时: =1 =0 Qn+1=0 同样原理: J=0,K=1时: R2 S2 C F从 R1 S1 C F主 CP K J 功能表 JK触发器的功能小结: 1. 当J=0、K=0时,具有保持功能; 2. 当J=1、K=1时,具有翻转功能; 3.当J=0、K=1时,具有复位功能; 4. 当J=1、K=0时,具有置位功能。 逻辑符号 RD SD C Q K J 例1:画出主从 JK 触发器输出端波形图。 J K Q n+1 0 0 Qn 1 1 Qn 0 1 0 1 0 1 CP J K Q J K Q Q CP Q2 J K Q Q CP Q1 CP 例2:假设初始状态Q n = 0,画出Q1和Q2 的波形图。 Q1 Q2 RD SD C Q K J 常用“专业术语”介绍 数据锁定: 触发器的输出状态固定不变,这就称作“数据锁定”。它相当于“保持”功能。 清除:在 RD = 0 时使得 Q n+1= 0。 预置:在 SD = 0 时使得 Q n+1=1。 主从J-K 触发器的小结 1. 熟练掌握JK触发器逻辑符号的全部含义。 2. 熟练掌握并正确运用JK触发器的功能表。 Q Q K J C SD RD Q Q K J C SD RD 4、触发器逻辑功能的转换 例如:JK触发器 1. 当J=0、K=0时,具有保持功能; 2. 当J=1、K=1时,具有翻转功能; 3. 当J=0、K=1时,具有复位功能; 4. 当J=1、K=0时,具有置位功能。 因此,JK触发器可以转换成其他多种触发器。 (1)JK触发器转换成D触发器 C Q K J D CP D Q n+1 0 0 1 1 (2)JK触发器转换成T触发器 C Q K J T CP T Q n+1 0 保持 1 翻转 1、数码寄存器 Q3 Q2 Q1 Q0 Q Q D Q Q D Q Q D Q Q D A0 A1 A2 A3 CLR 取数脉冲 接收脉冲 ( CP ) 四位数码寄存器 9.2 寄存器 寄存器是计算机的主要部件之一,它用来暂时存放数据或指令。 工作原理: Q3 Q2 Q1 Q0 Q Q D Q Q D Q Q D Q Q D A0 A1 A2 A3 CLR 取数脉冲 接收脉冲 ( CP ) 1.清零 2.发接收脉冲 3.发取数脉冲 1 1 1 0 1 0 1 1 0 0 0 0 1 0 1 1 1 2 3 4 5 6 7 10 9 8 14 13 12 11 15 16 17 18 19 20 1Q 1D 2D 2Q 3Q 3D 4D 4Q GND 输出控制 时钟 VCC 5D 6D 7D 8D 5Q 6Q 7Q 8Q 7 4 L S 3 7 4 低电平 有效 正边沿 触发 八D寄存器 2、移位寄存器 所谓“移位”,就是将寄存器所存各位 数据,在每个移位脉冲的作用下,向左或向右移动一位。根据移位方向,常把它分成三种: 寄存器 左移 (a) 寄存器 右移 (b) 寄存器 双向 移位 (c) 根据移位数据的输入-输出方式,又可将它分为四种: FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF FF 串入-串出 串入-并出 并入-串出 并入-并出 串行输入-串行输出 串行输入-并行输出 并行输入-串行输出 并行输入-并行输出: 下一页 总目录 章目录 返回 上一页 9.1 双稳态触发器 9.2 寄存器 9.3 计数器 9.4 555定时器及其应用 第9章 触发器及其应用 时序电路的特点:具有记忆功能。 在数字电路中,凡是任一时刻的稳定输出不仅决定于该时刻的输入,而且还和电路原来的状态有关者,都叫做时序逻辑电路,简称时序电路。 组合逻辑
文档评论(0)