存储器系统设计.ppt

第5章 存储器系统设计 5.1 MCS-51存储器系统配置 5.2 程序存储器扩展设计 操作方式： 编程方式：把程序代码固化到EPROM中 编程校验方式：读出EPROM中的内容，校对编程操作的正确性 读出方式：CPU从EPROM中读出指令和常数 维持方式：数据端是高阻 。 ? 地址译码器 5.2.3 程序存储器扩展设计 (1)扩展16KB EPROM(线选法?用单片机地址总线高位地址作为选择某一存贮器的片选信号)。 2．扩展24KB EPROM(部分地址译码)?用译码对单片机的高位地址线 进行译码，以译码器的输出作为某一存储器的片选信号。 3.　扩展64KB EPROM(全地址译码) 5.3 数据存储器扩展设计 执行：MOVX A,@DPTR( 或MOVX @DPTR,A) MOVX A,@Ri (或MOVX @Ri,A) 5.3.2 常用数据存储器芯片介绍 5.3.3 数据存储器扩展设计 2. 8031扩展32KB EPROM和32KB RAM 3. 程序存储器空间和数据存储器空间的合并(哈佛结构：两个存储器在逻辑上完全独立，是由于执行不同的指令时，由硬件产生不同的选信号，从而选通两个不同的逻辑空间)。单片机仿真系统就是采用这种合并后的一维线性空间，因为程序存放在EPROM中，就无法对EPROM中的程序进行在线修改，如果把程序存放在RAM中，一面调试一面修改，方便。 系统的EPROM(27256)0000~7FFFH(管理仿真系统的程序)，系统的仿真ROM和数据存储器为8000~FFFFH。当执行系统的管理程序时，27256有效（尽管有效 ，但地址不对），62256无效，当执行自己编的仿真程序时，系统转向62256中执行你输入的程序，当遇到MOVX之类的指令时， ， 有效。 4.　8051扩展8KBE2PROM（ROM和RAM合并） * 程序存储器(ROM) 数据存储器(RAM) ? 外部程序存储器操作时序 振荡周期 S1 S2 S3 S4 S5 S6 一个机器周期 S1 S2 S3 S4 S5 S6 PCH输出 PCH PCH PCH PCL 输出 指令输入 地址 输出 指令输入 PCL 输出 指令输入 PCL 输出 ALE P2 P0 P2口输出程序存储器的高8位地址PCH(A15~A8)，具有锁存功能。 P0口地址/数据复用线，在ALE上升为高电平时，P0口输出程序存储器的低8位地址(A7~A0)，在ALE的下降沿，把A7~A0锁存到外部地址锁存器中，得到地址信号，接着，P0口由输出变为输入，高8位地址不变(低8位已锁存)，故已选定外部ROM的某一个地址，随即 低电平有效，外部ROM通，对应地址单元中的指令字节出现在数据总线上供CPU读取。 P2 ALE P0 锁存器 8 8 A15~A8 8 A7~A0 D7~D0 数据总线 下面就涉及到的程序存储器芯片，就如何来进行电路设计进行分析。 5.2.2 常用程序存储器芯片 ? EPROM电路 可擦除可编程只读存储器 Erase Programmable Read Only Memory 功能图： 地址锁存器(74LS373) 从P0口地址/数据复用线中分离出地址来。 为什么要用地址译码器：CPU给出一个地址，对应的存储器中有一个存储器单元与其唯一的对应。通常存储器有多片组成，因此，要对存储器芯片地址进行编址。 分两个层次：(1) 某个存储芯片的选择?片选(8K/片?8片?64K) (2) 被选中的存储芯片内部存储单元的选择?字选。 地址不能重叠，一般就要用译码器的功能。 74LS138的真值表 输出有效时，只有一个为低电平，其余为高电平，故用其来接被选的芯片时，只有一个被选中。保持芯片之间地址的不重叠。（74LS139的介绍见书P158） P2 8031 P0 ALE A13~A8 27128 A7~ A0 Q0~Q7 P P2.7 6 74LS373 8 如果 接地，系统只能接1片ROM 27128?128/8=16K?210?24?14根地